• English
    • українська
  • українська 
    • English
    • українська
  • Увійти
Дивитися документ 
  • Головна
  • Патенти, авторські свідоцтва
  • Факультет інформаційних технологій та комп'ютерної інженерії
  • Дивитися документ
  • Головна
  • Патенти, авторські свідоцтва
  • Факультет інформаційних технологій та комп'ютерної інженерії
  • Дивитися документ
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Пристрій канального кодування

Автор
Марценюк, Валерій Пантелеймонович
Остапенко, Аліна Василівна
Марценюк, Валерий Пантелеймонович
Остапенко, Алина Васильевна
Martseniuk, Valerii Panteleimonovych
Ostapenko, Alina Vasylivna
Дата
2009-04-10
Metadata
Показати повну інформацію
Collections
  • Факультет інформаційних технологій та комп'ютерної інженерії [439]
Анотації
Пристрій канального кодування містить генератор синхроімпульсів, перший, другий та третій лічильники імпульсів, інвертор, схему І, схему 2І-НІ, формувач імпульсів, перший та другий лічильні тригери, перший та другий регістри зсуву, дешифратор, паралельний регістр, перший-восьмий блоки пам'яті, блок запису, цифровий компаратор, шину опорного коду та вхідну шину. В пристрої канального кодування введено дев'ятий-шістнадцятий блоки пам'яті, перший-шістнадцятий виходи дешифратора під'єднано до входів керування режимами першого-шістнадцятого блоків пам'яті.
 
Устройство канального кодирования содержит генератор синхроимпульсов, первый, второй и третий счетчики импульсов, инвертор, схему И, схему 2И-НЕ, формирователь импульсов, первый и второй счетные триггеры, первый и второй регистры сдвига, дешифратор, параллельный регистр, первый-восьмой блоки памяти, блок записи, цифровой компаратор, шину опорного кода и входную шину. В устройстве канального кодирования введены девятый-шестнадцатый блоки памяти, первый-шестнадцатый выходы дешифратора подсоединены к входам управления режимами первого-шестнадцатого блоков памяти.
 
Device for channel coding has generator of synchro-pulses, first, second and third pulse counters, inverter, circuit AND, circuit 2AND-NOT, pulse former, first and second counter triggers, first and second shift registers, decoder, parallel register, first-eight memory blocks, record block, digital comparator, bus of support code and input bus. To device of channel coding ninth-sixteenth memory blocks are included, first-sixteenth outputs of decoder are connected to inputs of control of modes of first-sixteenth memory blocks.
 
URI:
http://ir.lib.vntu.edu.ua/handle/123456789/2639
Відкрити
40568.pdf (155.6Kb)

Інституційний репозиторій

ГоловнаПошукДовідкаКонтактиПро нас

Ресурси

JetIQСайт бібліотекиСайт університетаЕлектронний каталог ВНТУ

Перегляд

Всі архівиСпільноти та колекціїЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOIЦя колекціяЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOI

Мій обліковий запис

ВхідРеєстрація

Статистика

View Usage Statistics

ISSN 2413-6360 | Головна | Відправити відгук | Довідка | Контакти | Про нас
© 2016 Vinnytsia National Technical University | Extra plugins code by VNTU Linuxoids | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ