Show simple item record

dc.contributor.authorЯковлев, Ю. С.uk
dc.date.accessioned2016-01-19T11:51:17Z
dc.date.available2016-01-19T11:51:17Z
dc.date.issued2013
dc.identifier.citationЯковлев Ю. С. Особливості архітектури та структури реконфігурованих графічних прискорювачів [Текст] / Ю. С. Яковлев // Інформаційні технології та комп ютерна інженерія. - 2013. - № 3.uk
dc.identifier.issn2078-6387
dc.identifier.issn1999-9941
dc.identifier.urihttp://itce.vntu.edu.ua/index.php/itce/article/view/130
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/3717
dc.description.abstractРозглянуто особливості побудови графічних прискорювачів з реконфігурацією шляхом використання: комутаційних схем для вибору оптимальних ресурсів прискорювача; масштабування системи за рахунок використання модифікованої кільцевої шини; застосування ПЛИС для конфігурації прискорювача під тип вирішуваної задачі; архітектури типу “процесор-в-пам’яті” із застосуванням запропонованого методу розподілу графічної задачі по процесорах системи. При цьому запропоновані архітектурноструктурні рішення захищені патентами України.uk
dc.description.abstractРассмотрены особенности построения графических ускорителей с реконфигурацией путем использования: коммутационных схем для выбора оптимальных ресурсов ускорителя; масштабирования системы за счет использования модифицированной кольцевой шины; применения ПЛИС для конфигурации ускорителя под тип решаемой задачи; архитектуры типа “процессор-в-памяти” с применением предложенного метода распределения графической задачи по процессорам системы. При этом предложенные архитектурно-структурные решения защищены патентами Украины.ru
dc.description.abstractFeatures of construction of accelerators with reconfiguration by usage are observed: diagrammes of connections for sampling of optimal resources of the accelerator; scalings of system at the expense of usage of the updated ring bus; applications the PLIS for an accelerator pattern under type of the solved task; architectures of type "processor-in-memory" with application of the offered method of allocation of the graphics task on system processors. Thus offered is architectural-structural solutions are protected by patents of Ukraine.en
dc.language.isouk_UAuk_UA
dc.publisherВНТУuk
dc.subjectреконфігураціяuk
dc.subjectграфічний прискорювачuk
dc.subject“процессор-в-памяти”uk
dc.subjectпрограмована логічна інтегральна схема (ПЛІС)uk
dc.subjectреконфигурацияru
dc.subjectграфический ускорительru
dc.subject“процессор-в-памяти”ru
dc.subjectпрограммируемая логическая интегральная схема (ПЛИС)ru
dc.subjectreconfigurationen
dc.subjectthe acceleratoren
dc.subjectthe "processor-in-memory"en
dc.subjectthe programmed logical chip (PLC)en
dc.titleОсобливості архітектури та структури реконфігурованих графічних прискорювачівuk
dc.title.alternativePeculiarities of the architecture and structure of the reconfigure accelerator cardsen
dc.title.alternativeОсобенности архитектуры и структуры реконфигурируемых графических ускорителейru
dc.typeArticle
dc.identifier.udc004.27; 004.31; 004.382.2.


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record