Пристрій для контролю ресурсу повітряних високовольтних вимикачів

Abstract

Пристрій для контролю ресурсу повітряних високовольтних вимикачів містить перший, другий і третій датчики струму, виходи яких з'єднані відповідно через перший, другий і третій компаратори з першими входами першого, другого і третього тригерів, виходи яких підключені відповідно до першого, другого і третього входів другого елемента АБО, а також відповідно до керуючих входів першого, другого і третього електронних ключів, виходи яких з'єднані з входами четвертого і п'ятого компараторів. Аналогові входи підключені відповідно до виходів першого, другого і третього датчиків струму. Перший вхід шифратора з'єднаний з виходом другого елемента АБО. Другий і третій входи підключені відповідно до виходів четвертого і п'ятого тригерів, перші входи яких з'єднані відповідно з виходами четвертого і п'ятого компараторів, а другі входи разом з другими входами першого, другого і третього тригерів і першого лічильника імпульсів підключені до виходу першого елемента АБО, перший вхід якого з'єднаний з виходом блока установки нуля, другий вхід підключений до виходу формувача імпульсів, а третій вхід з'єднаний з виходом елемента затримки сигналу, вихід датчика комутації підключений до входу диференціюючого елемента та першого входу другого елемента І, вихід якого з'єднаний зі входом формувача імпульсів і з другим входом першого елемента І, до першого входу якого підключений вихід першого генератора імпульсів, а вихід з'єднаний з першим входом першого лічильника імпульсів і з першими входами четвертого, шостого і восьмого елементів І. Вихід диференціюючого елемента підключений до перших входів третього, п'ятого і сьомого елементів І, другі входи яких з'єднані з виходами відповідно першого, другого і третього елементів HI, входи яких в свою чергу підключені відповідно до виходів першого, другого і третього тригерів. Виходи третього, п'ятого і сьомого елементів І з'єднані відповідно з першими входами третього, четвертого і п'ятого елементів АБО, другі входи яких підключені відповідно до виходів четвертого, шостого і восьмого елементів І, а виходи з'єднані відповідно зі входами другого, третього і четвертого лічильників імпульсів. Другі входи четвертого, шостого і восьмого елементів І підключені відповідно до виходів першого, другого і третього тригерів. Вихід датчика тиску з'єднаний зі входами шостого і сьомого компараторів, виходи яких підключені до перших входів шостого і сьомого тригерів, другі входи яких з'єднані з виходом першого елемента АБО, виходи шостого і сьомого тригерів підключені до четвертого і п'ятого входів першого функціонального перетворювача, перший, другий і третій входи якого з'єднані відповідно з першим, другим і третім виходами шифратора. Вхід елемента затримки сигналу та другий вхід другого елемента І підключені до виходу першого цифрового компаратора. Перша вхідна цифрова шина якого з'єднана з вихідною цифровою шиною першого функціонального перетворювача. Друга вхідна цифрова шина підключена до вихідної цифрової шини цифрового комутатора, перша вхідна цифрова шина якого з'єднана з вихідною цифровою шиною другого функціонального перетворювача, а друга вхідна цифрова шина та вхідна цифрова шина другого функціонального перетворювача підключені до вихідної цифрової шини першого лічильника імпульсів. Вихід диференціюючого елемента з'єднаний з входом п'ятого лічильника імпульсів, вихід датчика комутації через четвертий елемент HI підключений до входу першого одновібратора, вихід якого з'єднаний з керуючим входом цифрового комутатора. Пристрій містить восьмий, дев'ятий і десятий компаратори, елемент АБО-НІ, другий одновібратор, шостий елемент АБО, перший, другий та третій елементи ВИКЛЮЧНЕ АБО, другий генератор імпульсів, восьмий тригер, дев'ятий, десятий, одинадцятий та дванадцятий елементи І, блок задання нормованої затримки, шостий, сьомий та восьмий лічильники імпульсів, другий, третій та четвертий цифрові компаратори, перший, другий і третій індикатори. Виходи першого, другого і третього датчиків струму підключені відповідно до входів восьмого, дев'ятого і десятого компараторів. Вихід восьмого компаратора з'єднаний з першими входами першого елемента ВИКЛЮЧНЕ АБО та елемента АБО-НІ, до другого входу третього елемента ВИКЛЮЧНЕ АБО, а також до третього входу дев'ятого елемента І. Вихід дев'ятого компаратора підключений до перших входів другого елемента ВИКЛЮЧНЕ АБО та дев'ятого елемента І, до другого входу першого елемента ВИКЛЮЧНЕ АБО, а також до третього входу елемента АБО-НІ. Вихід десятого компаратора з'єднаний з першим входом третього елемента ВИКЛЮЧНЕ АБО та з другими входами другого елемента ВИКЛЮЧНЕ АБО, елемента АБО-НІ і дев'ятого елемента І. Виходи першого, другого і третього елементів ВИКЛЮЧНЕ АБО відповідно підключені до перших входів десятого, одинадцятого і дванадцятого елементів І, виходи яких відповідно з'єднані з першими входами шостого, сьомого і восьмого лічильників імпульсів, вихідні цифрові шини яких відповідно підключені до перших вхідних цифрових шин другого, третього і четвертого цифрових компараторів. Вихід другого генератора імпульсів з'єднаний з третіми входами десятого, одинадцятого і дванадцятого елементів І. Вихід дев'ятого елемента І підключений до другого входу восьмого тригера, вихід якого з'єднаний з другими входами десятого, одинадцятого і дванадцятого елементів І. Вихід елемента АБО-НІ підключений до входу другого одновібратора, вихід якого з'єднаний з другим входом шостого елемента АБО, перший вхід якого підключений до виходу блоку установки нуля, а вихід з'єднаний з другими входами шостого, сьомого і восьмого лічильників імпульсів та з першим входом восьмого тригера, вихідна цифрова шина блока задання нормованої затримки підключена до других вхідних цифрових шин другого, третього і четвертого цифрових компараторів, виходи яких відповідно з'єднані з першим, другим та третім індикаторами.

Устройство для контроля ресурса воздушных высоковольтных выключателей содержит первый, второй и третий датчики тока, выходы которых соединены соответственно через первый, второй и третий компараторы с первыми входами первого, второго и третьего триггеров, выходы которых подключены соответственно к первому, второму и третьему входам второго элемента ИЛИ, а также соответственно к управляющим входам первого, второго и третьего электронных ключей, выходы которых соединены со входами четвертого и пятого компараторов. Аналоговые входы подключены соответственно к выходам первого, второго и третьего датчиков тока. Первый вход шифратора соединен с выходом второго элемента ИЛИ. Второй и третий входы подключены соответственно к выходам четвертого и пятого триггеров, первые входы которых соединены соответственно с выходами четвертого и пятого компараторов, а вторые входы вместе с другими входами первого, второго и третьего триггеров и первого счетчика импульсов подключены к выходам первого элемента ИЛИ, первый вход которого соединен с выходом блока установки нуля, второй вход подключен к выходу формирователя импульсов, а третий вход соединен с выходом элемента задержки сигнала, выход датчика коммутации подключен к входу дифференцирующего элемента и первого входа второго элемента И, выход которого соединен с входом формирователя импульсов и со вторым входом первого элемента И, к первому входу которого подключен выход первого генератора импульсов, а выход соединен с первым входом первого счетчика импульсов и с первыми входами четвертого, шестого и восьмого элементов И. Выход дифференцирующего элемента подключен к первым входам третьего, пятого и седьмого элементов И, вторые входы которых соединены с выходами соответственно первого, второго и третьего элементов НЕ, входы которых в свою очередь подключены соответственно к выходам первого, второго и третьего триггеров. Выходы третьего, пятого и седьмого элементов И соединены соответственно с первыми входами третьего, четвертого и пятого элементов ИЛИ, вторые входы которых подключены соответственно к выходам четвертого, шестого и восьмого элементов И, а выходы соединены соответственно с входами второго, третьего и четвертого счетчиков импульсов. Вторые входы четвертого, шестого и восьмого элементов И подключены соответственно к выходам первого, второго и третьего триггеров. Выход датчика давления соединен с входами шестого и седьмого компараторов, выходы которых подключены к первым входам шестого и седьмого триггеров, вторые входы которых соединены с выходом первого элемента ИЛИ, выходы шестого и седьмого триггеров подключены к четвертому и пятому входам первого функционального преобразователя, первый, второй и третий входы которого соединены соответственно с первым, вторым и третьим выходами шифратора. Вход элемента задержки сигнала и второй вход второго элемента И подключены к выходу первого цифрового компаратора. Первая входная цифровая шина соединена с выходной цифровой шиной первого функционального преобразователя. Вторая входная цифровая шина подключена к выходной цифровой шине цифрового коммутатора, первая входная цифровая шина которого соединена с выходной цифровой шиной второго функционального преобразователя, а вторая входная цифровая шина и входная цифровая шина второго функционального преобразователя подключены к выходной цифровой шине первого счетчика импульсов. Выход дифференцирующего элемента соединен с входом пятого счетчика импульсов, выход датчика коммутации через четвертый элемент НЕ подключен к входу первого одновибратора, выход которого соединен с управляющим входом цифрового коммутатора. Устройство содержит восьмой, девятый и десятый компараторы, элемент ИЛИ-НЕ, второй одновибратор, шестой элемент ИЛИ, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, второй генератор импульсов, восьмой триггер, девятый, десятый, одиннадцатый и двенадцатый элементы И, блок задания нормированной задержки, шестой, седьмой и восьмой счетчики импульсов, второй, третий и четвертый цифровые компараторы, первый, второй и третий индикаторы. Выходы первого, второго и третьего датчиков тока подключены соответственно к входам восьмого, девятого и десятого компараторов. Выход восьмого компаратора соединен с первыми входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемента ИЛИ-НЕ, ко второму входу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также к третьему входу девятого элемента И. Выход девятого компаратора подключен к первым входам второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и девятого элемента И, ко второму входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а также к третьему входу элемента ИЛИ-НЕ. Выход десятого компаратора соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с другими входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемента ИЛИ-НЕ и девятого элемента И. Выходы первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно подключены к первым входам десятого, одиннадцатого и двенадцатого элементов И, выходы которых соответственно соединены с первыми входами шестого, седьмого и восьмого счетчиков импульсов, выходные цифровые шины которых соответственно подключены к первым входным цифровым шинам второго, третьего и четвертого цифровых компараторов. Выход второго генератора импульсов соединен с третьими входами десятого, одиннадцатого и двенадцатого элементов И. Выход девятого элемента И подключен ко второму входу восьмого триггера, выход которого соединен со вторыми входами десятого, одиннадцатого и двенадцатого элементов И. Выход элемента ИЛИ-НЕ подключен к входу второго одновибратора, выход которого соединен со вторым входом шестого элемента ИЛИ, первый вход которого подключен к выходу блока установки нуля, а выход соединен со вторыми входами шестого, седьмого и восьмого счетчиков импульсов и с первым входом восьмого триггера, выходная цифровая шина блока задания нормированной задержки подключена ко вторым входным цифровым шинам второго, третьего и четвертого цифровых компараторов, выходы которых соответственно соединены с первым, вторым и третьим индикаторами.

A device for monitoring resource of air high-voltage switches comprises first, second and third current sensors, which outputs are connected correspondingly through first, second and third comparators to first inputs of first, second and third flip-flops, which outputs are connected correspondingly to first, second and third inputs of second OR gate, and to control inputs of first, second and third electronic switches which outputs are connected to inputs of fourth and fifth comparators. Analog inputs are connected correspondingly to outputs of first, second and third current sensors. First input of encipher is connected to output of second OR gate. Second and third inputs are connected correspondingly to outputs of fourth and fifth flip-flops which first inputs are connected correspondingly to outputs of fourth and fifth comparators, and second inputs together with another inputs of first, second and third flip-flops and first pulse counter are connected to output of first OR gate which first input is connected to output of zero adjustment unit, second input is connected to output of pulse former, and third input is connected to output of signal delay element. Output of switching sensor is connected to input of differentiator and first input of second AND gate, which output is connected to input pulse former and to second input of first AND gate, to which first input the output of first pulse generator is connected, and output is connected to first input of first pulse counter and to first inputs of fourth, sixth and eighth AND gates. Output of differentiator is connected to first inputs of third, fifth and seventh AND gates, which second inputs are connected correspondingly to outputs of first, second and third NOT gates, which inputs are connected correspondingly to outputs of first, second and third flip-flops. Outputs third, fifth and seventh AND gates are connected correspondingly to first inputs of third, fourth and fifth OR gates, which second inputs are connected correspondingly to outputs of fourth, sixth and eighth AND gates, a outputs are connected correspondingly to inputs of second, third and fourth pulse counters. Second inputs of fourth, sixth and eighth AND gates are connected correspondingly to outputs of first, second and third flip-flops. Output of pressure sensor is connected to inputs of sixth and seventh comparators, which outputs are connected to first inputs of sixth and seventh flip-flops, which second inputs are connected to output of first OR gate, outputs of sixth and seventh flip-flops are connected to fourth and fifth inputs of first functional generator, which first, which second and third inputs are connected correspondingly to first, second and third outputs of encipher. Input of signal delay element and second input of second AND gate are connected to output of first digital comparator. First input digital bus is connected to output digital bus of first functional generator. Second input digital bus is connected to output digital bus of digital switch, which first input digital bus is connected to output digital bus of second functional generator, and second input digital bus and input digital bus of second functional generator are connected to output digital bus of first pulse counter. Output of differentiator is connected to input of fifth pulse counter, output of switching sensor through fourth NOT gate is connected to input of first monovibrator, which output is connected to control input of digital switch. The device comprises eighth, ninth and tenth comparators, OR-NOT gate, second monovibrator, sixth OR gate, first, second and third EXCLUSIVE OR gates, second pulse generator, eighth flip-flop, ninth, tenth, eleventh and twelfth AND gates, standard delay setup unit, fifth, sixth and seventh pulse counters, second, third and fourth digital comparators, first, second and third indicators. Outputs of first, second and third current sensors are connected correspondingly to inputs of eighth, ninth and tenth comparators. Output of eighth comparator is connected to first inputs of first EXCLUSIVE OR gate and OR-NOT gate, to second input of third EXCLUSIVE OR gate and to third input of ninth AND gate. Output of ninth comparator is connected to first inputs of second EXCLUSIVE OR gate and ninth AND gate, to second input of first EXCLUSIVE OR gate and to third input of OR-NOT gate. Output of tenth comparator is connected to first input of third EXCLUSIVE OR gate and to second inputs of second EXCLUSIVE OR gate, OR-NOT gate and ninth AND gate. Outputs of first, second and third EXCLUSIVE OR gates are connected correspondingly to first inputs of tenth, eleventh and twelfth AND gates which outputs are connected correspondingly to first inputs of sixth, seventh and eighth pulse counters. Outputs of first, second and third EXCLUSIVE OR gates are connected correspondingly to first inputs of tenth, eleventh and twelfth AND gates, which outputs are connected correspondingly to first inputs of sixth, seventh and eighth pulse counters, which output digital buses are connected correspondingly to first input digital buses of second, third and fourth digital comparators. Output of second pulse generator is connected to third inputs of tenth, eleventh and twelfth AND gates. Output of ninth AND gate is connected to second input of eighth flip-flop, which output is connected to second inputs of tenth, eleventh and twelfth AND gates. Output of OR-NOT gate is connected to input of second monovibrator, which output is connected to second input of sixth OR gate, which first input is connected to output of zero adjustment unit, and output is connected to second inputs of sixth, seventh and eighth pulse counters and to first input of eighth flip-flop, output digital bus of standard delay set unit is connected to second input digital buses of second, third and fourth digital comparators, which outputs are connected correspondingly to first, second and third indicators.