Hardware implementation of the HDG hash function

Abstract

З огляду на зростання ролі Інтернету речей та пов’язаних із ним малоресурсних пристроїв, дослідження геш-функцій, що забезпечують високий рівень криптографічної стійкості з мінімальними апаратними витратами, є актуальним. Метою дослідження було запропонувати апаратну реалізацію нової геш-функції HDG, призначеної для застосування в малих пристроях, у вигляді спеціалізованого процесора з метою зменшення апаратних витрат на реалізацію. Методи дослідження включали структурне проектування кожного функціонального блоку, цифрове моделювання в середовищі Logisim-evolution та синтез на ASIC-платформі за технологією 0,18 µm з використанням стандартної бібліотеки UMCL18G212T3, а також розрахунок апаратної складності в умовних одиницях Gate Equivalents. HDG відповідає вимогам малоресурсної криптографії завдяки своїй байторієнтованій архітектурі, що дозволяє обробку даних на рівні окремих байтів, забезпечуючи високу ефективність за обмежених ресурсів пам’яті та обчислювальних можливостей пристроїв. Представлено структуру спеціалізованого процесора для гешування. Здійснено декомпозицію спеціалізованого процесора HDG на чотири функціональні блоки, кожен із яких реалізує відповідну функцію: блок регістрів для зберігання проміжних геш-значень; регістр зсуву з лінійним зворотним зв’язком, що забезпечує генерування псевдовипадкової послідовності; блок додавання за модулем 256 та блок керування. Результати моделювання підтвердили коректність структури спеціалізованого процесора та взаємодії його компонентів. Обрахована складність апаратної реалізації HDG-процесора становить 1 683 GE для обчислення 256-бітного геш-значення, що відповідає вимогам міжнародного стандарту ISO/IEC FDIS 29192 для малоресурсної криптографії. Порівняння з апаратними реалізаціями відомих малоресурсних геш-функцій PHOTON, SPONGENT, S-Quark, GLUON та HVH показало зниження апаратних витрат на 15 % і більше. В окремих випадках HDG-процесор демонструє меншу складність реалізації для геш-значення довжиною 256 біт порівняно з геш-функціями, що забезпечують обчислення геш-значення довжиною 224 або 160 біт, що свідчить про ефективність розробленої структури та доцільність використання такого спеціалізованого процесора для пристроїв з обмеженими апаратними ресурсами.

Given the increasing role of the Internet of Things and related low-resource devices, research into hash functions that provide a high level of cryptographic strength with minimal hardware costs is relevant. The aim of the study was to propose a hardware implementation of a new HDG hash function designed for use in small devices in the form of a specialised processor in order to reduce the hardware costs of implementation. The research methods included structural design of each functional block, digital modelling in the Logisim-evolution environment, and synthesis on an ASIC platform using 0.18 µm technology with the standard UMCL18G212T3 library, as well as calculation of hardware complexity in Gate Equivalents. HDG meets the requirements of low-resource cryptography thanks to its byte-oriented architecture, which allows data processing at the level of individual bytes, ensuring high efficiency with limited memory resources and computing capabilities of devices. The structure of a specialised processor for hashing was presented. The HDG specialised processor is decomposed into four functional blocks, each of which implements a corresponding function: a register block for storing intermediate hash values; a shift register with linear feedback, which provides the generation of a pseudorandom sequence; a block for addition modulo 256 and a control block. The simulation results confirmed the correctness of the structure of the specialised processor and the interaction of its components. The calculated complexity of the HDG processor hardware implementation is 1,683 GE for calculating a 256-bit hash value, which meets the requirements of the international standard ISO/IEC FDIS 29192 for low-resource cryptography. A comparison with hardware implementations of wellknown low-resource hash functions PHOTON, SPONGENT, S-Quark, GLUON, and HVH showed a reduction in hardware costs of 15% or more. In some cases, the HDG processor demonstrated lower implementation complexity for 256-bit hash values values of 256 bits compared to hash functions that provide calculations of hash values of 224 or 160 bits, which indicates the effectiveness of the developed structure and the feasibility of using such a specialised processor for devices with limited hardware resources.