Буферний каскад

Abstract

Буферний каскад містить десять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, другі виводи першого і другого джерел струму з'єднано з шиною додатного і від'ємного живлення відповідно, бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, колектори та бази дев'ятого та десятого транзисторів об'єднано між собою, а також з колекторами четвертого та п'ятого транзисторів і з'єднано з вихідною шиною. У нього введено одинадцятий, дванадцятий, тринадцятий, чотирнадцятий, п'ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий транзистори.

Буферный каскад содержит десять транзисторов, два источника тока, шины положительного и отрицательного питания, входную и выходную шины, причем входная шина соединена с базами четвертого и пятого транзисторов, коллекторы второго и седьмого транзисторов соединены с шинами положительного и отрицательного питания, соответственно, вторые выводы первого и второго источников тока соединены с шиной положительного и отрицательного питания, соответственно, базы первого и восьмого транзисторов соединены с базами и коллекторами третьего и шестого транзисторов, соответственно, коллекторы и базы девятого и десятого транзисторов объединены между собой, а также с коллекторами четвертого и пятого транзисторов и соединены с выходной шиной. В него введен одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый, семнадцатый и восемнадцатый транзисторы.

A buffer stage comprises ten transistors, two current sources, positive and negative power distribution buses, input and output buses, the input bus is connected to buses of fourth and fifth transistors, collectors of second and seventh transistors are connected to buses of positive and negative power distribution buses respectively, second terminals of first and second current sources are connected to positive and negative power distribution buses respectively. Buses of first and eighth transistors are connected to the buses and collectors of third and sixth transistors respectively, the collectors and buses of ninth and tenth transistors are united one to another, as well as to the collectors of forth and fifth transistors and connected to the output bus. Eleventh, twelfth, thirteen, fourteenth, fifteenth, sixteenth, seventeenth and eighteenth transistors are introduced.