Аналізатор спектра в ортогональному базисі

Abstract

Аналізатор спектру в ортогональному базисі, що містить генератор тактових імпульсів, вихід якого підключений до рахункового входу лічильника і тактового входу аналогово-цифрового перетворювача, інформаційний вхід якого є інформаційним входом аналізатора, інформаційний вихід лічильника підключений до входу дешифратора, перший, другий і третій регістри, віднімач, перший суматор, блок пам’яті коефіцієнтів, перший перемножувач, перший вхід якого підключений до виходу віднімача, другий вхід - до першого виходу блока пам'яті коефіцієнтів. В нього введені другий суматор, другий перемножувач, перший, другий і третій блоки елементів І, другий вихід блока пам'яті коефіцієнтів, перший і другий комутатори, причому, вихід АЦП підключений до другого входу віднімача і першого входу другого комутатора.

Анализатор спектра в ортогональном базисе, содержащий генератор тактовых импульсов, выход которого подключен к счетному входу счетчика и тактовому входу аналогово-цифрового преобразователя, информационный вход которого является информационным входом анализатора, информационный выход счетчика подключен к входу дешифратора. Анализатор содержит первый, второй и третий регистры, вычитатель, первый сумматор, блок памяти коэффициентов, первый умножитель, первый вход которого подключен к выходу вычитателя, второй вход - к первому выходу блока памяти коэффициентов. В него введен второй сумматор, второй умножитель, первый, второй и третий блоки элементов И, второй выход блока памяти коэффициентов, первый и второй коммутаторы, причем, выход АЦП подключен к второму входу вычитателя и первому входу второго коммутатора.

A spectrum analyzer in the orthogonal basis comprises a clock-pulse generator, which output is connected to the counter inverting input and clock input of analog-to-digital converter, which information input is an analyzer information input, the counter information input is connected to the decipher input. The analyzer further comprises first and third registers, a subtracter, first adder, a coefficient storage block, first multiplier, which first input is connected to the subtracter output, second input is connected to the first coefficient storage block output. There is a second adder, second multiplier, first, second and third AND gate units, second coefficient storage block, first and second switchboards, and ADC output is connected to the second subtracter input and first input of the second switchboard.