Імітансний логічний l-елемент "АБО"
Вантажиться...
Файли
Дата
Науковий керівник
Редактор
Інші учасники
Відповідальний
ORCID
Назва журналу
Номер ISSN
Назва тому
DOI
Альтернативна назва
Иммитансный логический l-элемент “ИЛИ”
Immitance logic l-element “or”
Immitance logic l-element “or”
Анотація
Імітансний логічний L - елемент «АБО» містить транзисторну схему, загальну шину, шину живлення та перший резистор, причому другий вивід першого резистора з'єднаний з шиною живлення. Введено чотири конденсатори, другий, третій, четвертий резистори, перший та другий первинні вимірювальні перетворювачі імітансу, другу та третю загальні шини, перший і другий ключі, а як транзисторну схему використано польовий транзистор.
Иммитансный логический L - элемент «ИЛИ» содержит транзисторную схему, общую шину, шину питания и первый резистор, причем второй вывод первого резистора соединен с шиной питания. Введены четыре конденсатора, второй, третий, четвертый резисторы, первый и второй первичные измерительные преобразователи иммитанса, вторую и третью общие шины, первый и второй ключи, а в качестве транзисторной схемы использован полевой транзистор.
An immitance logic L –element OR” comprises a transistor circuit, a global bus, a power distribution bus and first register; second output of the first register is connected to the power distribution bus. Four capacitors, second, third, fourth resistors, first and second primary measuring immitance converters, second and third global buses, first and second switch are incorporated; as a transistor circuit a field transistor is used.
Иммитансный логический L - элемент «ИЛИ» содержит транзисторную схему, общую шину, шину питания и первый резистор, причем второй вывод первого резистора соединен с шиной питания. Введены четыре конденсатора, второй, третий, четвертый резисторы, первый и второй первичные измерительные преобразователи иммитанса, вторую и третью общие шины, первый и второй ключи, а в качестве транзисторной схемы использован полевой транзистор.
An immitance logic L –element OR” comprises a transistor circuit, a global bus, a power distribution bus and first register; second output of the first register is connected to the power distribution bus. Four capacitors, second, third, fourth resistors, first and second primary measuring immitance converters, second and third global buses, first and second switch are incorporated; as a transistor circuit a field transistor is used.
Опис
Ключові слова
УДК
Тип документа
Мова
Є частиною
ISSN
Посилання на публікацію
Серія, номер
ISBN
ББК
Інші ідентифікатори
61614
Пов’язані матеріали
Спонсорська підтримка
Правовласник
Бібліографічний опис
Пат. 61614 UA, МПК H03K 19/20. Імітансний логічний елемент АБО [Текст] / Л. Б. Ліщинська, Я. С. Рожкова, М. А. Філинюк (Україна). - № u201015643 ; заявл. 24.12.2010 ; опубл. 25.07.2011, Бюл. № 14. - 3 с. : кресл.