Показати скорочену інформацію

dc.contributor.authorЗахарченко, Сергій Михайловичuk
dc.contributor.authorАзаров, Олексій Дмитровичuk
dc.contributor.authorЗахарченко, Михайло Григоровичuk
dc.contributor.authorЗахарченко, Сергей Михайловичru
dc.contributor.authorАзаров, Алексей Дмитриевичru
dc.contributor.authorЗахарченко, Михаил Григорьевичru
dc.contributor.authorZakharchenko, Serhii Mykhailovychen
dc.contributor.authorAzarov, Oleksii Dmytrovychen
dc.contributor.authorZakcharchenko, Mykhailo Hryhorovychen
dc.date.accessioned2014-12-02T14:04:04Z
dc.date.available2014-12-02T14:04:04Z
dc.date.issued2011-06-10
dc.identifier94779
dc.identifier.citationПат. 94779 UA, МПК H03M 1/12, H03M 1/10. Спосіб аналого-цифрового перетворення і пристрій для його реалізації [Текст] / C. М. Захарченко, О. Д. Азаров, М. Г. Захарченко (Україна). - № a200906396 ; заявл. 19.06.2009 ; опубл. 10.06.2011, Бюл. № 11. - 6 с. : кресл.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/88
dc.description.abstractСпосіб аналого-цифрового перетворення та пристрій для його реалізації належать до цифрової вимірювальної і обчислювальної техніки та можуть бути використані для перетворення аналогових величин в цифрові. В способі аналого-цифрового перетворення, що базується на процесі перерозподілу заряду на конденсаторній матриці, було введено процедуру цифрового калібрування, яка полягає в тому, що реальні ваги старших неточних розрядів вимірюються за допомогою молодших точних і записуються до оперативної пам'яті. Після чого, в процесі основного перетворення, вихідний код формується шляхом додавання відповідних цифрових еквівалентів ваг розрядів, що беруть участь у перетворенні. Для реалізації способу до відомого пристрою було введено блок постійної пам'яті, блок керування, ключовий елемент, дешифратор, лічильники калібрування та адрес, мультиплексор, блок маскування, вихідний регістр, шину керуючих сигналів, шину сигналів стану, вихідну аналогову шину, вихідну цифрову шину. Причому основна конденсаторна матриця містить n конденсаторів, в якій номінали двох сусідніх відрізняються в a раз, де a - основа робочої системи числення. Вихід лічильника адрес з'єднано з адресними входами блоків постійної та оперативної пам'яті. Вихід оперативної пам'яті через блок маскування з'єднано з блоком додавання, який разом з вихідним регістром утворює накопичувальний суматор. Вихід лічильника калібрувань з'єднано з лічильником адрес та через дешифратор з основним регістром послідовного наближення. Вихід схеми порівняння з'єднано з основним і додатковим регістрами послідовного наближення та блоком маскування. Виходи блока керування з'єднано з відповідними входами обох регістрів послідовного наближення, блоків пам'яті, лічильників, мультиплексора та вихідного регістра. Технічним результатом є підвищення швидкодії роботи перетворювача за рахунок того, що вдалось уникнути додаткових втрат часу на формування коригувальних сигналів.uk
dc.description.abstractСпособ аналого-цифрового преобразования и устройство для его реализации относится к цифровой измерительной и вычислительной технике, и могут быть использованы для преобразования аналоговых величин в цифровые. В способе аналого-цифрового преобразования, который базируется на процессе перераспределения заряда на конденсаторной матрице, была введена процедура цифрового калибрования, которая заключается в том, что реальные весы старших неточных разрядов измеряются с помощью младших точных и записываются к оперативной памяти. После чего, в процессе основного преобразования, выходной код формируется путем добавления соответствующих цифровых эквивалентов весов разрядов, которые принимают участие в преобразовании. Для реализации способа в известное устройство был введен блок постоянной памяти, блок управления, ключевой элемент, дешифратор, счетчики калибрования и адресов, мультиплексор, блок маскировки, выходной регистр, шина управляющих сигналов, шина сигналов состояния, выходная аналоговая шина, выходная цифровая шина. Причем основная конденсаторная матрица содержит n конденсаторов, в которой номиналы двух соседних отличаются в a раз, где a- основа рабочей системы исчисления. Выход счетчика адреса соединены с адресными входами блоков постоянной и оперативной памяти. Выход оперативной памяти при помощи блока маскировка соединен с блоком добавления, который вместе с выходным регистром образовывает накопительный сумматор. Выход счетчика калибрования соединен со счетчиком адресов и при помощи дешифратора с основным регистром последовательного приближения. Выход схемы сравнения соединен с основным и дополнительным регистрами последовательного приближения и блоком маскировки. Выходы блока управления соединены с соответствующими входами обоих регистров последовательного приближения, блоков памяти, счетчиков, мультиплексора и выходного регистра. Техническим результатом является повышения быстродействия работы преобразователя за счет того, что удалось избежать дополнительных потерь времени на формирование корректирующих сигналов.ru
dc.description.abstractA method of analogue-to-digital conversion and a device for implementation thereof relate to digital measuring technique and computation engineering and can be used for conversion of analog quantities to digital quanties. In a method of analog-to-digital transformation based on charge redistribution of capacitor matrix, a procedure of digital calibration is incorporated. The procedure includes following steps: real weights of high-order inexact digits is measured using low-order digits and stored in the main memory. Thereafter, during process of the main transformation, output code is formed using addition of corresponding digital equivalent of weight of digits using in transformation. To implement the method to the said device the main memory, a control unit, a switching element, a decoder, counters of calibration and addresses, multiplexer, a masking unit, an output register, a control signal bus, an output analogue bus, an output digital bus are incorporated. The main capacitor matrix comprises n capacitors, rated values of two adjacent capacitors are a times differ, where a - the base of the counting system are incorporated. Output of the address counter is connected to address inputs of the main and random RAM memory. Output of the main memory via the masking unit is connected to the addition unit which is together with the output register forms a storage unit. Output of the calibration counter is connected to the address counter and via the decoder is connected to stepwise approximation registers. Output of comparison circuit is connected to the main and supplementary stepwise approximation registers and to the masking unit. Outputs of the control unit is connected to corresponding inputs of both stepwise approximation registers, memory units, counters, the multiplexer and to the output register. The technical result is increase of operating speed of the converter due to avoiding time loss to shape correcting signals.en
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.subjectH03M 1/12
dc.subjectH03M 1/10
dc.subjectаналого-цифрове перетворенняuk
dc.subjectцифрова вимірювальна технікаuk
dc.subjectцифрова обчислювальна технікаuk
dc.titleСпосіб аналого-цифрового перетворення і пристрій для його реалізаціїuk
dc.typePatent


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію