• English
    • українська
  • українська 
    • English
    • українська
  • Увійти
Дивитися документ 
  • Головна
  • Матеріали конференцій ВНТУ
  • Науково-технічні конференції підрозділів Вінницького національного технічного університету (НТКП ВНТУ)
  • XLVIII НТКП ВНТУ (2019)
  • НТКП ВНТУ. Факультет інфокомунікацій, радіоелектроніки та наносистем (2019)
  • Дивитися документ
  • Головна
  • Матеріали конференцій ВНТУ
  • Науково-технічні конференції підрозділів Вінницького національного технічного університету (НТКП ВНТУ)
  • XLVIII НТКП ВНТУ (2019)
  • НТКП ВНТУ. Факультет інфокомунікацій, радіоелектроніки та наносистем (2019)
  • Дивитися документ
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Реверсивний генератор кодових послідовностей на FPGA

Автор
Гаврілов, Д. В.
Яровий, Д. В.
Дата
2019
Metadata
Показати повну інформацію
Collections
  • НТКП ВНТУ. Факультет інфокомунікацій, радіоелектроніки та наносистем (2019) [104]
Анотації
В даній статті розглядається запропоноване нове рішення реверсивного генератора кодових послідовностей, що дозволяє зменшити потрібного ресурсу ІС, так яка побудований на регістрі довільної розрядності, таким чином дає можливість утворювати вихідну шину довільної розрядності без зміни вихідного коду в точці реверсу. Описаний метод визначення функції збудження, що забезпечує повернення до робочого циклу. Дане рішення дозволяє створювати гнучкі системи на основі стандартних інтегральних мікросхем жорсткої логіки. Викладено результат моделювання схеми реверсивного генератора кодових послідовностей у програмному забезпеченні САПР Altera Quartus II із часовими діаграмами.
 
This article examines the proposed new reversible code sequence generator, which reduces the required IP resource so that it is built on an arbitrary bit register, thus allowing the formation of an arbitrary bit output bus without changing the source code at the reverse. The method of determining the excitation function, which provides a return to the working cycle, is described. This solution allows you to create flexible systems based on standard integrated circuits of hard logic. The result of simulation of a reverse code sequence generator in the software of CAD Altera Quartus II with time charts is presented.
 
URI:
https://ir.lib.vntu.edu.ua//handle/123456789/26927
Відкрити
6618.pdf (604.9Kb)

Інституційний репозиторій

ГоловнаПошукДовідкаКонтактиПро нас

Ресурси

JetIQСайт бібліотекиСайт університетаЕлектронний каталог ВНТУ

Перегляд

Всі архівиСпільноти та колекціїЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOIЦя колекціяЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOI

Мій обліковий запис

ВхідРеєстрація

Статистика

View Usage Statistics

ISSN 2413-6360 | Головна | Відправити відгук | Довідка | Контакти | Про нас
© 2016 Vinnytsia National Technical University | Extra plugins code by VNTU Linuxoids | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ