| dc.contributor.author | Боднарчук, О. А. | uk |
| dc.contributor.author | Крупельницький, Л. В. | uk |
| dc.contributor.author | Bodnarchuk, O. A. | en |
| dc.contributor.author | Krupelnytskyi, L. V. | en |
| dc.date.accessioned | 2026-09-11T11:58:40Z | |
| dc.date.available | 2026-09-11T11:58:40Z | |
| dc.date.issued | 2026 | |
| dc.identifier.citation | Боднарчук О. А., Крупельницький Л. В. Дослідження особливостей функціонування оперативної пам’яті комп’ютерних систем // Матеріали LV Всеукраїнської науково-технічної конференції підрозділів ВНТУ, Вінниця, 24-27 березня 2026 р. Електрон. текст. дані. 2026. Електрон. текст. дані. 2026. URI: https://conferences.vntu.edu.ua/index.php/all-fitki/all-fitki-2026/paper/view/27953. | uk |
| dc.identifier.uri | https://ir.lib.vntu.edu.ua/handle/123456789/54194 | |
| dc.description.abstract | У роботі розглянуто ключові аспекти функціонування сучасної оперативної пам'яті типу | uk |
| dc.description.abstract | The paper examines the key aspects of the operation of modern DDR4/DDR5 type RAM. The impact of timings and clock frequency on the overall system bandwidth is analyzed. An approach is proposed for optimizing the interaction between the memory controller and RAM modules to reduce latency. | en |
| dc.language.iso | uk_UA | uk_UA |
| dc.publisher | ВНТУ | uk |
| dc.relation.ispartof | Матеріали LV Всеукраїнської науково-технічної конференції підрозділів ВНТУ, Вінниця, 24-27 березня 2026 р. Електрон. текст. дані. 2026. | uk |
| dc.relation.uri | https://conferences.vntu.edu.ua/index.php/all-fitki/all-fitki-2026/paper/view/27953 | |
| dc.subject | оперативна пам’ять | uk |
| dc.subject | DRAM | en |
| dc.subject | пропускна здатність | uk |
| dc.subject | затримка | uk |
| dc.subject | тактова частота | uk |
| dc.subject | DDR5 | en |
| dc.subject | RAM | en |
| dc.subject | bandwidth | en |
| dc.subject | latency | en |
| dc.subject | clock frequency | en |
| dc.title | Дослідження особливостей функціонування оперативної пам’яті комп’ютерних систем | uk |
| dc.type | Thesis | |
| dc.identifier.udc | 004.3 | |
| dc.relation.references | Гайда П. Ю. Архітектура обчислювальних систем: Підручник. — К.: Вища школа, 2021. —320 с. | uk |
| dc.relation.references | Tanenbaum A. S., Austin T., Maher N. Structured Computer Organization. — 7th ed. — Pearson, 2024. — 672 p. | en |
| dc.relation.references | JEDEC Solid State Technology Association. DDR5 SDRAM Standard (JESD79-5B). — Arlington: JEDEC, 2022. — 534 p. | en |
