| dc.contributor.author | Соєцький, Д. О. | uk |
| dc.contributor.author | Крупельницький, Л. В. | uk |
| dc.contributor.author | Soietskyi, D. O. | en |
| dc.contributor.author | Krupelnytskyi, L. V. | en |
| dc.date.accessioned | 2026-09-11T12:41:05Z | |
| dc.date.available | 2026-09-11T12:41:05Z | |
| dc.date.issued | 2026 | |
| dc.identifier.citation | Соєцький Д. О., Крупельницький Л. В. Проектування аналого-цифрової системи синтезу сигналів на базі програмованих логічних інтегральних схем // Матеріали LV Всеукраїнської науково-технічної конференції підрозділів ВНТУ, Вінниця, 24-27 березня 2026 р. Електрон. текст. дані. 2026. Електрон. текст. дані. 2026. URI: https://conferences.vntu.edu.ua/index.php/all-fitki/all-fitki-2026/paper/view/27951. | uk |
| dc.identifier.uri | https://ir.lib.vntu.edu.ua/handle/123456789/54369 | |
| dc.description.abstract | Досліджено архітектурні переваги використання програмованих логічних інтегральних схем (ПЛІС) для побудови аналого-цифрових систем генерації сигналів. Запропоновано апаратну реалізацію методу прямого цифрового синтезу (DDS) для створення еталонних сигналів та шумоподібних завад зі строго детермінованою апаратною затримкою, що є критичним для сучасних високошвидкісних систем. | uk |
| dc.description.abstract | The architectural advantages of using field-programmable gate arrays (FPGAs) for building analog -digital signal generation systems are investigated. The hardware implementation of the direct digital synthesis (DDS) method is proposed to create reference signals and noise-like interferences with strictly deterministic hardware latency, which is critical for modern high-speed systems. | en |
| dc.language.iso | uk_UA | uk_UA |
| dc.publisher | ВНТУ | uk |
| dc.relation.ispartof | Матеріали LV Всеукраїнської науково-технічної конференції підрозділів ВНТУ, Вінниця, 24-27 березня 2026 р. Електрон. текст. дані. 2026. | uk |
| dc.relation.uri | https://conferences.vntu.edu.ua/index.php/all-fitki/all-fitki-2026/paper/view/27951 | |
| dc.subject | ПЛІС | uk |
| dc.subject | цифровий синтез | uk |
| dc.subject | DDS | en |
| dc.subject | генератор завад | uk |
| dc.subject | ЦАП | uk |
| dc.subject | Altera | en |
| dc.subject | FPGA | en |
| dc.subject | digital synthesis | en |
| dc.subject | interference generator | en |
| dc.subject | DAC | en |
| dc.title | Проектування аналого-цифрової системи синтезу сигналів на базі програмованих логічних інтегральних схем | uk |
| dc.type | Thesis | |
| dc.identifier.udc | 004.3 | |
| dc.relation.references | Hardianto M. R. Design and Implementation of an FPGA-Based Direct Digital Synthesis Signal Generation / M. R. Hardianto, R. Setiawan, A. N. Irfansyah // 2025 International Seminar on Intelligent Technology and Its Applications (ISITIA). – IEEE, 2025. – P. 337-342. | en |
| dc.relation.references | Zheng R. Optimized Simulation Design of DDS Signal Generator Based on FPGA / R. Zheng // 2023 International Conference on Computer Simulation and Modeling. – IEEE, 2023. – P. 120125. | en |
