dc.contributor.author | Ліщинська, Людмила Броніславівна | uk |
dc.contributor.author | Філинюк, Микола Антонович | uk |
dc.contributor.author | Лазарєв, Олександр Олександрович | uk |
dc.contributor.author | Фурса, Світлана Євгенівна | uk |
dc.contributor.author | Покотилюк, Леся Ігорівна | uk |
dc.contributor.author | Лищинская, Людмила Брониславовна | ru |
dc.contributor.author | Филинюк, Николай Антонович | ru |
dc.contributor.author | Лазарев, Александр Александрович | ru |
dc.contributor.author | Фурса, Светлана Евгеньевна | ru |
dc.contributor.author | Покотилюк, Леся Игоревна | ru |
dc.contributor.author | Lischynska, Liudmyla Bronislavivna | en |
dc.contributor.author | Filyniuk, Mykola Antonovych | en |
dc.contributor.author | Lazarev, Oleksandr Oleksandrovych | en |
dc.contributor.author | Fursa, Svitlana Yevhenivna | en |
dc.contributor.author | Pokotyliuk, Lesia Ihorivna | en |
dc.date.accessioned | 2014-12-15T11:13:04Z | |
dc.date.available | 2014-12-15T11:13:04Z | |
dc.date.issued | 2013-09-10 | |
dc.identifier | 83357 | |
dc.identifier.citation | Пат. 83357 UA, МПК H03H 3/00. Імітансний логічний елемент АБО [Текст] / Л. Б. Ліщинська, М. А. Філинюк, О. О. Лазарєв, С. Є. Фурса, Л. І. Покотилюк (Україна). - № u2013 00306 ; заявл. 09.01.2013 ; опубл. 10.09.2013, Бюл. № 17. - 5 с. : кресл. | uk |
dc.identifier.uri | http://ir.lib.vntu.edu.ua/handle/123456789/112 | |
dc.description.abstract | Імітансний логічний елемент АБО містить три резистори, три розділові ємності, два входи, вихід, спільну шину і шину живлення, яка з'єднана з першим виводом першого резистора, другий вивід першого резистора з'єднаний з першим виводом першої розділової ємності, другий вивід першої розділової ємності з'єднаний з виходом, перші виводи другої і третьої розділових ємностей з'єднані відповідно з першим і другим входами. В нього введено два біполярних транзистори. | uk |
dc.description.abstract | Иммитансный логический элемент ИЛИ содержит три резистора, три разделительные емкости, два входа, выход, общую шину и шину питания, которая соединена с первым выводом первого резистора, второй вывод первого резистора соединен с первым выводом первой разделительной емкости, второй вывод первой разделительной емкости соединен с выходом, первые выводы второй и третьей разделительных емкостей соединены, соответственно, с первым и вторым входами. В него введены два биполярных транзистора. | ru |
dc.description.abstract | An immitance logic element OR comprises three resistors, three separating capacitors, two inputs, an output, a global bus and a power distribution bus connected to a first lead of first resistor, a second lead of first resistor is connected to a first lead of first separating capacitor, a second lead of first separating capacitor is connected to the output, the first leads of second and third separating capacitors are connected to the first and second inputs correspondingly. Two bipolar transistors are introduced to said element. | en |
dc.language.iso | uk_UA | uk_UA |
dc.publisher | Державне підприємство "Український інститут промислової власності" (УКРПАТЕНТ) | uk |
dc.subject | H03H 3/00 | |
dc.subject | логічний елемент АБО | uk |
dc.subject | імітансний логічний елемент | uk |
dc.title | Імітансний логічний елемент "АБО" | uk |
dc.title.alternative | Иммитансный логический элемент ИЛИ | ru |
dc.title.alternative | IMMITANCE LOGIC ELEMENT OR | en |
dc.type | Patent | |