Показати скорочену інформацію

dc.contributor.authorСитай, Юрій Вікторовичuk
dc.contributor.authorБасич, Богдан Вікторовичuk
dc.contributor.authorБєлов, Олександр Едуардовичuk
dc.contributor.authorГаврілов, Дмитро Володимировичuk
dc.date.accessioned2016-07-26T13:12:59Z
dc.date.available2016-07-26T13:12:59Z
dc.date.issued2016-07-25
dc.identifier108579
dc.identifier.citationПат. 108579 UA, МПК H03M 13/00, H03M 7/00. Дешифратор семисегментного коду в унітарний [Текст] / Ю. В. Ситай, Б. В. Басич, О. Е. Бєлов, Д. В. Гаврілов (Україна). - № u201600023 ; заявл. 04.01.2016 ; опубл. 25.07.2016, Бюл. № 14. - 7 с. : кресл.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/12887
dc.description.abstractПеретворювач коду семисегментного індикатора в двійково-десятковий код, що містить шість вхідних шин, чотири вихідних шини, п'ять інверторів, четвертий з яких з'єднаний з шостою вхідною шиною, який відрізняється тим, що в нього введено шостий інвертор, двадцять два елементів І, три транзистори, шість резисторів, сьома вхідна шина та шість вихідних шин, при чому вхід першого інвертора з'єднаний з першою вхідною шиною, вхід другого інвертора з'єднаний з другою вхідною шиною , вхід третього інвертора з'єднаний з п'ятою вхідною шиною, вхід п'ятого інвертора з'єднаний з колектором першого транзистора ,вхід шостого інвертора з'єднаний з четвертою вхідною шиною, входи першого елемента І з'єднані з п'ятою та шостою вхідними шинами, входи другого елемента І з'єднані з третьою вхідною шиною та виходом другого інвертора, входи третього елемента І з'єднані з виходами другого та третього інверторів, а вихід під'єднаний до п'ятої вихідної шини, входи четвертого елемента І з'єднані з першою та другою вхідними шинами, входи п'ятого елемента І з'єднані з сьомою вхідною шиною та виходом першого інвертора, входи шостого елемента І з'єднані з четвертою вхідною шиною та виходом першого елемента І, входи сьомого елемента І з'єднані з четвертою та сьомою вхідними шинами, входи восьмого елемента І з'єднані з виходами другого та сьомого елементів І, входи дев'ятого елемента І з'єднані з виходом п'ятого елемента І та колектором другого транзистора, входи десятого елемента І з'єднані з виходами четвертого та п'ятого елемента І, а вихід з'єднаний з четвертою вихідною шиною, входи одинадцятого елемента І з'єднані з першою вхідною шиною та третім інвертором, входи дванадцятого елемента І з'єднані з другою та третьою вхідними шинами, входи тринадцятого елемента І з'єднані з виходами сьомого та одинадцятого елементів І, входи чотирнадцятого елемента І з'єднані з шостою вхідною шиною та виходом дванадцятого елемента І, входи п'ятнадцятого елемента І з'єднані з четвертою та шостою вхідними шинами, входи шістнадцятого елемента І з'єднані з другою та сьомою вхідними шинами, входи сімнадцятого елемента І з'єднані з виходами третього та четвертого інвертора, входи вісімнадцятого елемента І з'єднані з виходами тринадцятого та чотирнадцятого елементів І, а вихід з'єднаний з дев'ятою вихідною шиною, входи дев'ятнадцятого елемента І з'єднані з виходами дванадцятого та п'ятнадцятого елементів І, а вихід з'єднаний з третьою вихідною шиною, входи двадцятого елемента І з'єднані з виходами шостого та шістнадцятого елементів І, а вихід з'єднаний з восьмою вихідною шиною, входи двадцять першого елемента І з'єднані з виходами шостого інвертора та шостого елемента І, а вихід з'єднаний з нульовою вихідною шиною, входи двадцять другого елемента І з'єднані з виходом сімнадцятого елемента І та колектором третього транзистора, а також база першого транзистора з'єднана з третьою вхідною шиною та першим резистором, емітер першого транзистора з'єднаний з виходом першого елемента І, колектор першого транзистора з'єднаний з першою вихідною шиною та другим резистором, база другого транзистора з'єднана з базою першого транзистора та третім резистором, емітер другого транзистора з'єднаний додатнім полюсом джерела постійної напруги, колектор другого транзистора з'єднаний з четвертим резистором, база третього транзистора з'єднана з виходом сьомого елемента І та п'ятим резистором, емітер третього транзистора з'єднаний з додатнім полюсом джерела постійної напруги, колектор третього транзистора з'єднаний з шостим резистором, один із полюсів першого резистора з'єднаний з базою першого транзистора, а другий полюс з'єднаний з від'ємним полюсом джерела постійної напруги, один з'єднаний з колектором першого транзистора, а другий полюс з'єднаний з від'ємним полюсом джерела постійної напруги, один з полюсів третього резистора з'єднаний з базою другого транзистора, а другий полюс з'єднаний з від'ємним полюсом джерела постійної напруги, один із полюсів четвертого резистора з'єднаний з колектором другого транзистора, а другий полюс з'єднаний з від'ємним полюсом джерела постійної напруги, один із полюсів п'ятого резистора з'єднаний з базою третього транзистора, а другий полюс з'єднаний з від'ємним полюсом джерела постійної напруги, один із полюсів шостого резистора з'єднаний з колектором третього транзистора, а другий полюс з'єднаний з від'ємним полюсом джерела постійної напруги.uk
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.subjectH03M 13/00
dc.subjectH03M 7/00
dc.subjectцифрова технікаuk
dc.subjectцифрові комбінаційні приладиuk
dc.subjectцифрові вимірювальні приладиuk
dc.subjectсемисегментний індикаторuk
dc.subjectдешифраторuk
dc.titleДешифратор семисегментного коду в унітарнийuk
dc.typePatent


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію