Показати скорочену інформацію

dc.contributor.authorБортник, Геннадій Григоровичuk
dc.contributor.authorБортник, Олександр Геннадійовичuk
dc.contributor.authorВасильківський, Микола Володимировичuk
dc.contributor.authorБортник, Геннадий Григорьевичru
dc.contributor.authorВасильковский, Николай Владимировичru
dc.contributor.authorBortnyk, Hennadii Hryhorovychen
dc.contributor.authorVasylkivskyi, Mykola Volodymyrovychen
dc.date.accessioned2017-10-03T13:44:00Z
dc.date.available2017-10-03T13:44:00Z
dc.date.issued2017-09-25
dc.identifier119391
dc.identifier.citationПат. 119391 UA, МПК H03K 5/22, H03M 1/36. Паралельний аналого-цифровий перетворювач [Текст] / Г. Г. Бортник, О. Г. Бортник, М. В. Васильківський (Україна). - № u 201703056 ; заявл. 31.03.2017 ; опубл. 25.09.2017, Бюл. № 18. - 5 с. : кресл.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua//handle/123456789/18284
dc.description.abstractПаралельний аналого-цифровий перетворювач, який у випадку п розрядів містить резистивну матрицю, 2n-1 компараторів, інвертувальні входи яких під'єднано до відповідних виходів резистивної матриці, а виходи компараторів під'єднано до відповідних входів блоку кодувальної логіки, виходи якого є вихідною розрядною шиною аналого-цифрового перетворювача, який відрізняється тим, що в нього введено перший операційний підсилювач, перший, другий та третій резистори, другий операційний підсилювач, четвертий та п'ятий резистори, причому до інвертувального входу першого операційного підсилювача під'єднано перші виводи першого, другого та третього резисторів, а другий вивод першого резистора під'єднано до шини джерела опорної напруги, другий вивод другого резистора під'єднано до шини джерела вхідного сигналу, який підлягає перетворенню та до неінвертувальних входів лінійки з m-1 компараторів, другий вивод третього резистора під'єднано до виходу першого операційного підсилювача та до першого виводу четвертого резистора, другий вивод якого під'єднано до інвертувального входу другого операційного підсилювача та першого виводу п'ятого резистора, другий вивод якого під'єднано до виходу другого операційного підсилювача та до другого входу резистивної матриці, перший вхід якої, а також неінвертувальні входи першого та другого операційних підсилювачів під'єднано до спільної шини пристрою.uk
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.subjectH03K 5/22
dc.subjectH03M 1/36
dc.subjectімпульсна технікаuk
dc.subjectаналого-цифрові перетворювачіuk
dc.subjectобробка швидкоплинної інформаціїuk
dc.titleПаралельний аналого-цифровий перетворювачuk
dc.typePatent


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію