dc.contributor.author | Мартинюк, Тетяна Борисівна | uk |
dc.contributor.author | Бітюкова, Жанна Олексіївна | uk |
dc.contributor.author | Юрченко, Марія Олегівна | uk |
dc.contributor.author | Грендач, Максим Михайлович | uk |
dc.contributor.author | Мартынюк, Татьяна Борисовна | ru |
dc.contributor.author | Битюкова, Жанна Алексеевна | ru |
dc.contributor.author | Юрченко, Мария Олеговна | ru |
dc.contributor.author | Martyniuk, Tetiana Borysivna | en |
dc.contributor.author | Bitiukova, Zhanna Oleksiivna | en |
dc.contributor.author | Yurchenko, Maria Olehivna | en |
dc.date.accessioned | 2015-10-20T08:40:00Z | |
dc.date.available | 2015-10-20T08:40:00Z | |
dc.date.issued | 2006-03-15 | |
dc.identifier | 13107 | |
dc.identifier.citation | Пат. 13107 UA, МПК G06F 7/00. Комірка однорідної структури [Текст] / Т. Б. Мартинюк, Ж. О. Бітюкова, М. О. Юрченко, М. М. Грендач (Україна). - № u200508992 ; заявл. 23.09.2005 ; опубл. 15.03.2006, Бюл. № 3. - 7 с. : табл., кресл. | uk |
dc.identifier.uri | http://ir.lib.vntu.edu.ua/handle/123456789/2019 | |
dc.description.abstract | Комірка однорідної структури містить мультиплексор, демультиплексор, арифметично-логічний елемент, два регістри, мініматор і блок налаштування, який містить RS -тригер, елементи АБО-НІ, І, АБО і елемент затримки, входи початкового встановлення і вхід дозволу пристрою, вхід скиду і вихід скиду комірки. | uk |
dc.description.abstract | Предлагаемая вычислительная ячейка с однородной структурой содержит мультиплексор, демультиплексор, арифметико-логический элемент, два регистра, устройство для определения минимального значения числа и устройство управления. Устройство управления содержит RS-триггер, логические элементы ИЛИ-НЕ и ИЛИ, устройство временной задержки и схему установки ячейки в исходное состояние. | ru |
dc.description.abstract | The proposed computing module with uniform structure contains a multiplexer, a demultiplexer, an arithmetic and logic element, two registers, a unit for determining a minimal number value, and a control unit. The control unit contains an RS trigger, OR-NOT and OR logic elements, a time delay unit, and a reset circuit. | en |
dc.language.iso | uk_UA | uk_UA |
dc.publisher | Державне підприємство "Український інститут промислової власності" (УКРПАТЕНТ) | uk |
dc.subject | G06F 7/00 | |
dc.subject | обчислювальна техніка | uk |
dc.subject | обробка масивів даних | uk |
dc.subject | пристрої розпізнавання | uk |
dc.subject | комірка однорідної структури | uk |
dc.title | Комірка однорідної структури | uk |
dc.title.alternative | Вычислительная ячейка с однородной структурой | ru |
dc.title.alternative | Computing module with uniform structure | en |
dc.type | Patent | |