Паралельний аналого-цифровий перетворювач

Abstract

Паралельний аналого-цифровий перетворювач містить 2m-n-l компараторів старших розрядів, малорозрядний паралельний аналого-цифровий перетворювач, виходи якого з'єднані з інформаційними входами елементів пам'яті, а виходи 2m-n-l компараторів старших розрядів з'єднані з інформаційними входами n елементів пам'яті через елемент І-АБО, виходи елементів пам'яті під'єднані до розрядних шин, перші входи 2m-n-l компараторів старших розрядів і сигнальні входи малорозрядного паралельного аналого-цифрового перетворювача під'єднані до вхідної шини джерела напруги, а другі входи 2m-n-l компараторів старших розрядів підключені до шин джерела опорної напруги. Пристрій також містить перетворювач коду і аналоговий комутатор. Входи перетворювача коду з'єднані з виходами 2m-n-l компараторів старших розрядів, виходи якого підключені до керуючих входів аналогового комутатора. Аналогові входи під'єднані до шин джерела опорної напруги. Виходи аналогового комутатора з'єднані з шинами опорної напруги малорозрядного паралельного аналого-цифрового перетворювача. Стробувальні входи малорозрядного паралельного аналого-цифрового перетворювача, 2m-n-l компараторів старших розрядів і елементів пам'яті з'єднані відповідно з шиною джерела стробувального сигналу.

Предлагаемый параллельный аналого-цифровой преобразователь содержит компараторы, соответствующие старшим разрядам цифрового кода, параллельный аналого-цифровой преобразователь для младших разрядов, разрядные запоминающие ячейки, логический элемент И-ИЛИ, источник регулируемого напряжения, источник опорного напряжения, преобразователь кода, аналоговое устройство коммутации и устройство синхронизации. Выходы аналого-цифрового преобразователя для младших разрядов соединены с сигнальными входами соответствующих запоминающих ячеек. Выходы компараторов соединены с сигнальными входами соответствующих запоминающих ячеек через логический элемент И-ИЛИ. Выходы запоминающих ячеек соединены с соответствующими выходами предлагаемого преобразователя. Первые входы компараторов и сигнальные входы аналого-цифрового преобразователя для младших разрядов соединены с входом источника регулируемого напряжения. Вторые входы компараторов соединены с выходом источника опорного напряжения. Входы преобразователя кода соединены с выходами компараторов, а выходы соединены с соответствующими управляющими входами аналогового устройства коммутации. Сигнальные входы устройства коммутации соединены с выходом источника опорного напряжения. Входы синхронизации аналого-цифрового преобразователя для младших разрядов, компараторов и запоминающих ячеек соединены с выходом устройства синхронизации.

The proposed parallel analog-to-digital converter contains comparators for the high-order bits of digital code, a parallel analog-to-digital converter for the low-order bits of digital code, bit memory cells, an AND-OR logic element, a controlled voltage source, a reference voltage source, a code converter, an analog switching unit, and a timing unit. The outputs of the analog-to-digital converter for the low-order bits of digital code are connected to the signal inputs of the corresponding memory cells. The outputs of the comparators are connected to the signal inputs of the corresponding memory cells via the AND-OR logic element. The outputs of the memory cells are connected to the corresponding outputs of the proposed converter. The first inputs of the comparators and the signal inputs of the analog-to-digital converter for the low-order bits of digital code are connected to the input of the controlled voltage source. The second inputs of the comparators are connected to the output of the reference voltage source. The inputs of the code converter are connected to the outputs of the comparators, and the outputs are connected to the corresponding control inputs of the analog switching unit. The signal inputs of the analog switching unit are connected to the output of the reference voltage source. The timing inputs of the analog-to-digital converter for the low-order bits of digital code and the memory cells are connected to the output of the timing unit.