Швидкодіючий реверсивний фібоначчієвий лічильник

Abstract

Во введении описано использование быстродействующих фибоначчиевых счетчиков в системах непосредственного цифрового синтеза аналоговых сигналов, принципы их организации и преимущества. Сформулированы задачи исследований для данной статьи. Проанализированы свойства фибоначчиевой системы счисления, которые позволяют выполнять быстрый прямой и обратный счет на основе информационной избыточности. Приведена таблица переходов быстродействующего реверсивного фибоначчиевого счетчика. Определены логические выражения для построения счетчика на основе счетных триггеров, который имеет линейный рост аппаратных затрат при наращивании разрядности. Приведена схема структурной организации счетчика и временная диаграмма его работы. Данный счетчик был промоделирован в ActiveHDL. В конце статьи наведен список известных научных публикаций по данной теме.

У вступі описано застосування швидкодіючих фібоначчієвих лічильників для систем прямого цифрового синтезу періодичних аналогових сигналів, принципи їх організації та переваги. Сформульовано задачі досліджень для даної статті. Проаналізовано властивості фібоначчієвої системи числення, що дозволяють виконувати швидку пряму і обернену лічбу на основі інформаційної надлишковості. Наведено таблицю переходів швидкодіючого реверсивного фібоначчієвого лічильника. Визначено логічні вирази для побудови лічильника на основі лічильних тригерів, який має лінійне зростання апаратних витрат при нарощуванні розрядності. Наведено схему структурної організації лічильника та часову діаграму його роботи. Даний лічильник був промодельований в ActiveHDL. В кінці статті наведено список відомих наукових публікацій по даній темі.

Using the high-speed reversibleFibonacci counters for systems of direct digital synthesis of periodical analog signals, the principles of their organization and advantages are described in introduction. Research problems for this article are formulated. The properties of Fibonacci numerical system, which allow the direct and return count based on information redundancy, are analyzed. The transitions table for high-speed reversibleFibonacci counter is suggested. The logic relationships for building counter based on counting flip-flops, which have linear hardware increasing when orders is adding, is defined. The circuit of counter structural organization and time diagram of work are suggested. This counter was modeling in ActiveHDL. The all known scientific publications list for this problem are suggestedin end of article.