• English
    • українська
  • українська 
    • English
    • українська
  • Увійти
Дивитися документ 
  • Головна
  • Патенти, авторські свідоцтва
  • Патенти (ВДТУ)
  • Дивитися документ
  • Головна
  • Патенти, авторські свідоцтва
  • Патенти (ВДТУ)
  • Дивитися документ
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Конвеєрний підсумовуючий пристрій

Автор
Мартинюк, Тетяна Борисівна
Балашов, Костянтин Анатолійович
Мороз, Ірина Віталіївна
Расенко, Роман Анатолійович
Мартынюк, Татьяна Борисовна
Мороз, Ирина Витальевна
Martyniuk, Tetiana Borysivna
Moroz, Iryna Vitaliivna
Дата
2005-06-15
Metadata
Показати повну інформацію
Collections
  • Патенти (ВДТУ) [339]
Анотації
Конвеєрний підсумовуючий пристрій містить n входів та n комірок, крім того, і-та комірка містить блок порівняння, суматор, вузол виділення загальної частини операндів, три регістри, D-тригер, мультиплексор і блок логічних елементів І. При цьому n-та комірка містить четвертий регістр, другий суматор і елемент АБО-НІ.
 
Предлагаемое конвейерное суммирующее устройство содержит несколько последовательно соединенных вычислительных ячеек, количество которых соответствует количеству входов устройства. Каждая ячейка, за исключением последней ячейки, содержит компаратор, сумматор, модуль для выделения общей части операндов, три регистра, D-триггер, мультиплексор и логические элементы И. Последняя ячейка содержит четвертый регистр, второй сумматор и логический элемент ИЛИ-НЕ.
 
The proposed pipeline adding device contains several computing cells connected in series, the number of which corresponds to the number of the device inputs. Each cell, excluding the last one, contains a comparator, an adder, a module for isolating the common part of operands, three registers, a D trigger, a multiplexer, and AND logic elements. The last cell contains the fourth register, the second adder, and an OR-NOT logic element.
 
URI:
http://ir.lib.vntu.edu.ua//handle/123456789/21511
Відкрити
7269.pdf (286.9Kb)

Інституційний репозиторій

ГоловнаПошукДовідкаКонтактиПро нас

Ресурси

JetIQСайт бібліотекиСайт університетаЕлектронний каталог ВНТУ

Перегляд

Всі архівиСпільноти та колекціїЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOIЦя колекціяЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOI

Мій обліковий запис

ВхідРеєстрація

Статистика

View Usage Statistics

ISSN 2413-6360 | Головна | Відправити відгук | Довідка | Контакти | Про нас
© 2016 Vinnytsia National Technical University | Extra plugins code by VNTU Linuxoids | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ