• English
    • русский
    • українська
  • русский 
    • English
    • русский
    • українська
  • Войти
Просмотр элемента 
  • Главная
  • Патенти, авторські свідоцтва
  • Патенти (ВДТУ)
  • Просмотр элемента
  • Главная
  • Патенти, авторські свідоцтва
  • Патенти (ВДТУ)
  • Просмотр элемента
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Конвеєрний підсумовуючий пристрій

Автор
Мартинюк, Тетяна Борисівна
Балашов, Костянтин Анатолійович
Мороз, Ірина Віталіївна
Расенко, Роман Анатолійович
Мартынюк, Татьяна Борисовна
Мороз, Ирина Витальевна
Martyniuk, Tetiana Borysivna
Moroz, Iryna Vitaliivna
Дата
2005-06-15
Metadata
Показать полную информацию
Collections
  • Патенти (ВДТУ) [339]
Аннотации
Конвеєрний підсумовуючий пристрій містить n входів та n комірок, крім того, і-та комірка містить блок порівняння, суматор, вузол виділення загальної частини операндів, три регістри, D-тригер, мультиплексор і блок логічних елементів І. При цьому n-та комірка містить четвертий регістр, другий суматор і елемент АБО-НІ.
 
Предлагаемое конвейерное суммирующее устройство содержит несколько последовательно соединенных вычислительных ячеек, количество которых соответствует количеству входов устройства. Каждая ячейка, за исключением последней ячейки, содержит компаратор, сумматор, модуль для выделения общей части операндов, три регистра, D-триггер, мультиплексор и логические элементы И. Последняя ячейка содержит четвертый регистр, второй сумматор и логический элемент ИЛИ-НЕ.
 
The proposed pipeline adding device contains several computing cells connected in series, the number of which corresponds to the number of the device inputs. Each cell, excluding the last one, contains a comparator, an adder, a module for isolating the common part of operands, three registers, a D trigger, a multiplexer, and AND logic elements. The last cell contains the fourth register, the second adder, and an OR-NOT logic element.
 
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ir.lib.vntu.edu.ua//handle/123456789/21511
Открыть
7269.pdf (286.9Kb)

Институционный репозитарий

ГлавнаяПоискСправкаКонтактыО нас

Ресурсы

JetIQСайт библиотекиСайт университетаЭлектронный каталог ВНТУ

Просмотр

Весь DSpaceСообщества и коллекцииДата публикацииАвторыНазванияТематикаТипИздательствоЯзыкУДКISSNИздательства, что имеетDOIЭта коллекцияДата публикацииАвторыНазванияТематикаТипИздательствоЯзыкУДКISSNИздательства, что имеетDOI

Моя учетная запись

ВойтиРегистрация

Статистика

Просмотр статистики

ISSN 2413-6360 | Главная | Отправить отзыв | Справка | Контакты | О нас
© 2016 Vinnytsia National Technical University | Extra plugins code by VNTU Linuxoids | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ