Пристрій для множення довжин часових інтервалів

Abstract

Пристрій для множення довжин часових інтервалів може бути застосований у автоматиці і обчислювальній техніці та використаний в інформаційно - вимірювальних системах для побудови спеціалізованих обчислювальних пристроїв з часоімпульсною формою подання інформації.

Пристрій містить два елементи І, два лічильники, блок обчислення результату, перші N входів якого підключені до відповідних виходів першого лічильника, а другі М входів - до відповідних виходів другого лічильника, лічильний вхід якого підключений до виходу другого елемента І, перший вхід якого з'єднаний з першим входом першого елемента І і входом тактових імпульсів пристрою, лічильний вхід першого лічильника підключений до виходу першого елемента І, другий вхід якого з'єднаний з першим входом пристрою, другий вхід другого елемента І підключений до другого входу пристрою. Блок обчислення результату містить перетворювач струм - код і матрицю комірок розміром N х М, виходи комірок об'єднані і підключені до першого електричного виводу перетворювача струм —код, другий електричний вивід якого підключений до загальної шини, перші входи комірок кожного рядка матриці підключені до відповідних N перших входів блока обчислення результату, другі входи комірок кожного стовпця матриці підключені до відповідних М входів блока обчислення результату. Кожна комірка матриці блока обчислення результату містить елемент І, транзистор і два резистори, причому перший і другий входи елемента І є відповідно першим і другим входами комірки, а вихід елемента І підключений через перший резистор до бази транзистора, емітер якого підключений до виходу комірки, а колектор через другий резистор підключений до шини живлення. Виконання множення довжин часових інтервалів шляхом їх перетворення в одинично - нормальний код і обробка за допомогою матриці комірок дозволяє підвищити швидкодію, точність обчислення і збільшити надійність функціонування.

Предлагаемое устройство для умножения временных интервалов может быть использовано в системах автоматического управления и вычислительной технике, в частности для создания специальных вычислительных устройств с представлением информации с помощью временных интервалов. Предлагаемое устройство содержит два логических элемента И, два двоичных счетчика и вычислительное устройство. Первые N входов вычислительного устройства соединены с соответствующими выходами первого счетчика, а вторые M входов соединены с соответствующими выходами второго счетчика. Счетный вход второго счетчика соединен с выходом первого логического элемента И. Первый вход первого логического элемента И соединен с первым входом второго элемента И и входом тактовых импульсов предлагаемого устройства. Счетный вход первого счетчика соединен с выходом второго логического элемента И. Второй вход второго логического элемента И представляет собой первый вход предлагаемого устройства. Второй вход первого логического устройства И представляет собой второй вход предлагаемого устройства. Вычислительное устройство содержит преобразователь тока в цифровой код и матрицу вычислительных ячеек с размерами N x M. Выходы вычислительных ячеек соединены между собой и с первым выходом преобразователя тока в цифровой код. Второй выход преобразователя тока в цифровой код соединен с общей шиной сигналов. Первые входы ячеек каждой строки матрицы вычислительных ячеек соединены с соответствующими первыми N входами вычислительного устройства. Вторые входы ячеек каждого столбца матрицы вычислительных ячеек соединены с соответствующими M входами вычислительного устройства. Каждая вычислительная ячейка содержит логический элемент И, транзистор и два резистора. Первый и второй входы логического элемента И являются, соответственно, первым и вторым входами вычислительной ячейки. Выход логического элемента И соединен, через первый резистор, с базой транзистора. Эмиттер транзистора соединен с выходом вычислительной ячейки, а коллектор соединен, через второй резистор, с шиной электропитания. Предлагаемое устройство обеспечивает повышение быстродействия, точности вычислений и надежности работы благодаря преобразованию временных интервалов в стандартный унитарный код и использованию матричного вычислительного устройства.

The proposed device for multiplying time intervals can be used in automatic control systems and computer facilities, specifically in specialized computing units with representation of information by time intervals. The device contains two AND logic element, two binary counters, and a processor. The first N inputs of the processor are connected to the corresponding outputs of the first counter, and the second M inputs are connected to the corresponding outputs of the second counter. The count input of the second counter is connected to the output of the first AND logic element. The first input of the first AND logic element is connected to the first input of the second AND logic element and timing input of the proposed device. The count input of the first counter is connected to the output of the second AND logic element. The second input of the second AND logic element constitutes the first input of the proposed device. The processor contains a number-to-current converter and a processing element array with M x N dimensions. The outputs of the processing elements are connected together and to the first output of the number-to-current converter. The second output of the number-to-current converter is connected to the common signal bus. The first inputs of the elements of each row of the processing element array are connected to the corresponding first N inputs of the processor. The second inputs of each column of the processing element array are connected to the corresponding M inputs of the processor. Each processing element contains an AND logic element, a transistor, and two resistors. The first and second inputs of the AND logic element are accordingly the first and second inputs of the processing element. The output of the AND logic element is connected to the transistor base via the first resistor. The transistor emitter is connected to the output of the processing element, and the collector is connected to the power supply bus via the second resistor. The proposed device provides for increased sped of response, computing accuracy, and operation reliability through conversion of time intervals into standard unitary code and through using the processor based on the processing element array.