Логічний елемент

Abstract

Логічний елемент містить джерело постійної напруги, перший, другий входи, вихід пристрою, вхідний двоемітерний транзистор, перший, другий вхідні діоди, перший проміжний транзистор, транзистор першого фазорозподільчого каскаду, перший, другий вхідні транзистори, проміжний і вихідний діоди, перший вхідний резистор, перший, другий резистори першого фазорозподільчого каскаду, проміжний резистор, вихідний резистор, перший і другий вихідні транзистори. У логічний елемент додатково введено вхідний транзистор, перший, другий транзистори інвертуючого каскаду, транзистор другого фазорозподільчого каскаду, третій вихідний транзистор, другий вхідний резистор, перший, другий резистори інвертуючого каскаду, резистор другого фазорозподільчого каскаду. Другий вивід першого проміжного резистора підключений до першого ходу пристрою і з'єднаний з емітером вхідного транзистора. Катодом першого вхідного діода і катодом проміжного діода, анод якого підключений через резистор другого фазорозподільчого каскаду до додатного полюса джерела постійної напруги і з'єднаний з базою третього вихідного транзистора. Колектор якого через вихідний транзистор підключений до додатного полюса джерела постійної напруги. Емітер з'єднаний з емітером першого вихідного транзистора і анодом вихідного діода. Анод проміжного діода з'єднаний з колектором транзистора другого фазорозподільчого каскаду. Емітер якого з'єднаний з емітером транзистора першого фазорозподільчого каскаду, базою другого вихідного транзистора і через другий резистор першого фазорозподільчого каскаду підключений до загальної шини джерела постійної напруги. База транзистора другого фазорозподільчого каскаду через другий резистор інвертуючого каскаду підключена до додатного полюса джерела постійної напруги і з'єднана з колекторами першого і другого транзисторів інвертуючого каскаду. Емітер другого транзистора інвертуючого каскаду підключений до загальної шини джерела постійної напруги. База через перший резистор інвертуючого каскаду підключена до загальної шини джерела постійної напруги і з'єднана з емітером першого транзистора інвертуючого каскаду. База якого з'єднана з колектором вхідного двоемітерного транзистора. Колектор вхідного транзистора з'єднаний з базою транзистора першого фазорозподільчого каскаду. База через другий вхідний резистор підключена до додатного полюса джерела постійної напруги.

Логический элемент содержит источник постоянного напряжения, первый, второй входы, выход устройства, входной двухэмиттерный транзистор, первый, второй входные диоды, первый промежуточный транзистор, транзистор первого фазораспределяющего каскада, первый, второй входные транзисторы, промежуточный и выходной диоды, первый входной резистор, первый, второй резисторы первого фазораспределяющего каскада, промежуточный резистор, выходной резистор, первый и второй выходные транзисторы. В логический элемент дополнительно введены входной транзистор, первый, второй транзисторы инвертирующего каскада, транзистор второго фазораспределяющего каскада, третий выходной транзистор, второй входной резистор, первый, второй резисторы инвертирующего каскада, резистор второго фазораспределяющего каскада. Второй вывод первого промежуточного резистора подключен к первому входу устройства и соединен с эмиттером входного транзистора, катодом первого входного диода и катодом промежуточного диода, анод которого подключен через резистор второго фазораспределяющего каскада к положительному полюсу источника постоянного напряжения и соединен с базой третьего выходного транзистора, коллектор которого через выходной транзистор подключен к положительному полюсу источника постоянного напряжения. Эмиттер соединен с эмиттером первого выходного транзистора и анодом выходного диода. Анод промежуточного диода соединен с коллектором транзистора второго фазораспределяющего каскада, эмиттер которого соединен с эмиттером транзистора первого фазораспределяющего каскада, базой второго выходного транзистора, и через второй резистор первого фазораспределяющего каскада подключен к общей шине источника постоянного напряжения. База транзистора второго фазораспределяющего каскада через второй резистор инвертирующего каскада подключена к положительному полюсу источника постоянного напряжения и соединена с коллекторами первого и второго транзисторов инвертирующего каскада. Эмиттер второго транзистора инвертирующего каскада подключен к общей шине источника постоянного напряжения. База через первый резистор инвертирующего каскада подключена к общей шине источника постоянного напряжения и соединена с эмиттером первого транзистора инвертирующего каскада, база которого соединена с коллектором входного двухэмиттерного транзистора. Коллектор входного транзистора соединен с базой транзистора первого фазораспределяющего каскада. База через второй входной резистор подключена к положительному полюсу источника постоянного напряжения.

Logical component comprises a source of DC voltage, first and second inputs, an output device, the input duel-emitter transistor, first and second input diodes, first intermediate transistor, transistor of the first phase-distribution cascade, first, second input transistors, the intermediate diodes and an output, the first input resistor, first and second resistors of the first phase-distribution cascade, the intermediate resistor, the output resistor, the first and second output transistors. In the logical element is additionally introduced input transistor, first and second inverting transistors of the cascade transistor of the second phase-distribution cascade, the third output transistor, the second input resistor, the first resistor, the second inverting cascade, resistor of the second phase-distribution cascade. A second terminal of the first intermediate resistor connected to the first input device and is connected to the emitter of the input transistor. The cathode of the first input diode and a cathode of an intermediate diode, the anode of which is connected through the resistor of the second phase-distribution cascade to the positive pole of the DC voltage and is connected to the base of the third output transistor. The collector of which is through the output transistor is connected to the positive pole of the DC voltage source. The emitter is connected to the emitter of the first output transistor and the anode of the output diode. Intermediate the anode of the diode is connected to a collector of the transistor of the second phase-distribution cascade. The emitter of which is connected to the emitter of the transistor of the first phase-distribution cascade, the base of the second output transistor, and via a second resistor of the first phase-distribution cascade connected to a common bus of the DC power supply. The base of transistor of the second phase-distribution cascade through a second resistor of an inverting cascade is connected to the positive pole of the DC voltage source and are connected to the collectors of the first and second inverting transistors of the cascade. The emitter of the second inverting transistor of cascade is connected to the common bus of the DC power supply. Base through the first resistor inverting cascade connected to a common bus of the DC power supply and is connected to the emitter of the first inverting transistor of the cascade. The base of which is connected to the collector of the input duel-emitter transistor. The collector of the input transistor is connected to the base of the transistor of the first phase-distribution cascade. Base via a second input resistor connected to positive pole of DC voltage source.