• English
    • русский
    • українська
  • русский 
    • English
    • русский
    • українська
  • Войти
Просмотр элемента 
  • Главная
  • Періодичні видання ВНТУ
  • Інформаційні технології та комп'ютерна інженерія
  • Інформаційні технології та комп'ютерна інженерія. 2013. № 3
  • Просмотр элемента
  • Главная
  • Періодичні видання ВНТУ
  • Інформаційні технології та комп'ютерна інженерія
  • Інформаційні технології та комп'ютерна інженерія. 2013. № 3
  • Просмотр элемента
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Особливості архітектури та структури реконфігурованих графічних прискорювачів

Автор
Яковлев, Ю. С.
Дата
2013
Metadata
Показать полную информацию
Collections
  • Інформаційні технології та комп'ютерна інженерія. 2013. № 3 [9]
Аннотации
Розглянуто особливості побудови графічних прискорювачів з реконфігурацією шляхом використання: комутаційних схем для вибору оптимальних ресурсів прискорювача; масштабування системи за рахунок використання модифікованої кільцевої шини; застосування ПЛИС для конфігурації прискорювача під тип вирішуваної задачі; архітектури типу “процесор-в-пам’яті” із застосуванням запропонованого методу розподілу графічної задачі по процесорах системи. При цьому запропоновані архітектурноструктурні рішення захищені патентами України.
 
Рассмотрены особенности построения графических ускорителей с реконфигурацией путем использования: коммутационных схем для выбора оптимальных ресурсов ускорителя; масштабирования системы за счет использования модифицированной кольцевой шины; применения ПЛИС для конфигурации ускорителя под тип решаемой задачи; архитектуры типа “процессор-в-памяти” с применением предложенного метода распределения графической задачи по процессорам системы. При этом предложенные архитектурно-структурные решения защищены патентами Украины.
 
Features of construction of accelerators with reconfiguration by usage are observed: diagrammes of connections for sampling of optimal resources of the accelerator; scalings of system at the expense of usage of the updated ring bus; applications the PLIS for an accelerator pattern under type of the solved task; architectures of type "processor-in-memory" with application of the offered method of allocation of the graphics task on system processors. Thus offered is architectural-structural solutions are protected by patents of Ukraine.
 
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://itce.vntu.edu.ua/index.php/itce/article/view/130
http://ir.lib.vntu.edu.ua/handle/123456789/3717
Открыть
138.pdf (242.3Kb)

Институционный репозитарий

ГлавнаяПоискСправкаКонтактыО нас

Ресурсы

JetIQСайт библиотекиСайт университетаЭлектронный каталог ВНТУ

Просмотр

Весь DSpaceСообщества и коллекцииДата публикацииАвторыНазванияТематикаТипИздательствоЯзыкУДКISSNИздательства, что имеетDOIЭта коллекцияДата публикацииАвторыНазванияТематикаТипИздательствоЯзыкУДКISSNИздательства, что имеетDOI

Моя учетная запись

ВойтиРегистрация

Статистика

Просмотр статистики

ISSN 2413-6360 | Главная | Отправить отзыв | Справка | Контакты | О нас
© 2016 Vinnytsia National Technical University | Extra plugins code by RL Igniter | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ