Двотактний симетричний підсилювач постійного струму

Abstract

Двотактний симетричний підсилювач постійного струму містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього та четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно. У нього введено сьомий, восьмий, дев'ятий, десятий, одинадцятий, дванадцятий, тринадцятий, чотирнадцятий, п'ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий дев'ятнадцятий, двадцятий, двадцять перший, двадцять другий транзистори.

Двухтактный симметричный усилитель постоянного тока содержит первый и второй источники тока, шины положительного и отрицательного питания, входную и выходную шины, шину нулевого потенциала, шесть транзисторов, причем входная шина соединена с эмиттерами третьего и четвертого транзисторов соответственно, коллекторы третьего и четвертого транзисторов соединен с базами пятого и шестого транзисторов соответственно, базы третьего и четвертого транзисторов соединены с первыми выводами первого и второго источников тока, вторые выводы первого и второго источников тока и эмиттеры пятого и шестого транзисторов соединены с шинами положительного и отрицательного питания соответственно. В него введен седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый, семнадцатый, восемнадцатый девятнадцатый, двадцатый, двадцать первый, двадцать второй транзисторы.

A DC pull-push balanced current amplifier comprises first and second current sources, positive and negative power distribution buses, input and output buses, zero bus, six transistors, input bus is connected to emitters of third and fourth transistors correspondingly, collectors of third and fourth transistors is connected to bases of fifth and sixth transistors correspondingly, bases of first and second transistors are connected to first outputs of first and second current sources, second outputs of first and second current sources and emitters of fifth and sixth transistors are connected to positive and negative power distribution buses correspondingly. Seventh, eighth, ninth, tenth, eleventh, twelfth, thirteenth, fourteenth, fifteenth, sixteenth, seventeenth, eighteenth, nineteenth, twentieth, twenty first, twenty second transistors are incorporated.