Показати скорочену інформацію

dc.contributor.authorАзаров, Олексій Дмитровичuk
dc.contributor.authorШапошніков, Олег Валентиновичuk
dc.contributor.authorАзаров, Алексей Дмитриевичru
dc.contributor.authorAzarov, Oleksii Dmytrovychen
dc.date.accessioned2016-04-07T13:08:44Z
dc.date.available2016-04-07T13:08:44Z
dc.date.issued2002-01-15
dc.identifier44073 А
dc.identifier.citationПат. 44073 А UA, МПК H03M 1/38. Конвеєрний аналого-цифровий перетворювач [Текст] / О. Д. Азаров, О. В. Шапошніков (Україна). - № u2001042458 ; заявл. 12.04.2001 ; опубл. 15.01.2002, Бюл. № 1. - 8 с.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua/handle/123456789/9395
dc.description.abstractКонвеєрний аналого-цифровий перетворювач, який містить блок перетворення з n каскадів врівноваження, блок еталонних аналогових величин, блок керування. Додатково введений блок пам'яті та арифметичний блок, перші входи яких є другим та третім виходами блока керування. Перша вхідна шина арифметичного блока з'єднана з вихідною шиною блока перетворення, друга вхідна шина - з вихідною шиною блока пам'яті, вихідна шина, яка є інформаційним виходом пристрою, - з вхідною шиною блока пам'яті. Кожний каскад врівноваження містить вхідну шину, яка з'єднана з першим входом першого блока комутації, другий, третій та четвертий входи якого з'єднано з блоком еталонних аналогових величин, п'ятий - з вихідною шиною каскаду. Вихід першого блока комутації з'єднано із входом першого пристрою вибірки-зберігання, вихід якого з'єднаний із першим входом компаратора аналогових величин, другий вхід якого з'єднано з нульовим виходом блока еталонних аналогових величин. Цифровий вихід з'єднаний з арифметичним блоком та керуючим входом другого блока комутації, перший та другий входи якого з'єднані з першим та другим виходами блока еталонної аналогової величини, а вихід з'єднано з першим входом пристрою підсумовування аналогових величин, другий вхід якого є виходом блока підсилення, вхід якого з'єднано з виходом першого пристрою вибірки-зберігання. Вихід блока підсумовування аналогових величин з'єднано з входом другого пристрою вибірки-зберігання, вихід якого є аналоговим виходом поточного каскаду і відповідно аналоговим входом наступного каскаду. Блок підсилення виконаний на основі надлишкової позиційної системи числення.uk
dc.description.abstractКонвейерный аналого-цифровой преобразователь содержит блок преобразования из n каскадов уравновешивания, блок эталонных аналоговых величин, блок управления. Дополнительно введены блок памяти и арифметический блок, первые входы которых являются вторым и третьим выходами блока управления. Первая входная шина арифметического блока соединена с выходной шиной блока преобразования, вторая входная шина - с выходной шиной блока памяти, выходная шина, которая является информационным выходом устройства, - с выходной шиной блока памяти. Каждый каскад уравновешивания содержит входную шину, которая соединена с первым входом первого блока коммутации, второй третий и четвертый входы которого соединены с блоком эталонных аналоговых величин, пятый - с выходной шиной каскада. Выход первого блока коммутации соединен с входом первого устройства выборки-хранения, выход которого соединен с первым входом компаратора аналоговых величин, второй вход которого соединен с нулевым выходом блока эталонных аналоговых величин. Цифровой выход соединен с арифметическим блоком и управляющим входом второго блока коммутации, первый и второй входы которого соединены с первым и вторым выходами блока эталонных аналоговых величин, а выход соединен с первым входом устройства суммирования аналоговых величин, второй вход которого является выходом блока усиления, вход которого соединен с выходом первого устройства выборки-хранения. Выход блока суммирования аналоговых величин подсоединен со входом второго устройства выборки-хранения, выход которого является аналоговым выходом текущего каскада и, соответственно, аналоговым входом следующего каскада. Блок усиления выполнен на основе избыточной позиционной системы счисления.ru
dc.description.abstractAn analog-digital converter contains a converter unit with n equalizer stages, a standard analog values unit, a control unit. There are additional a memory unit and arithmetic unit, the first inputs of which are the second and the third inputs of the control unit. A first input bus of the arithmetic unit is connected to an output bus of the converter unit, a second input bus - with an output bus memory unit, an output bus which is an information input of the device - with the output bus of a memory unit. Every equalizer stage contains an input bus which is connected to the first input of the first communication unit, and second and third and forth inputs of which are connected to the standard analog values unit, and the fifth - with output bus of the stage. An output of the first communication unit output is connected to a first input of an analog standard values comparator, a second input of which is connected to a zero input in the standard analog values unit. A digital output is connected with the arithmetic unit and a control input in a second commutation unit, the first and second outputs of which are connected with the first and second outputs of the standard analog values unit, and a output is connected to a first input of a summing unit, a second input in which is the input of the amplification unit, the input of which is connected to a output of the first memory unit. The output of an analog values summing unit is connected to a second input of the second sample-memory device, an output of which is an analog output of a current stage and, accordingly, an analog input for a next stage. The amplification unit is made on the base of redundancy of a positional calculus.en
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності" (УКРПАТЕНТ)uk
dc.subjectH03M 1/38
dc.subjectобчислювальна технікаuk
dc.subjectвимірювальна технікаuk
dc.subjectаналого-цифрові перетворювачіuk
dc.subjectцифрова технікаuk
dc.subjectконвеєрні перетворювачіuk
dc.titleКонвеєрний аналого-цифровий перетворювачuk
dc.title.alternativeКонвейерный аналого-цифровой преобразовательru
dc.typePatent


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію