• English
    • українська
  • українська 
    • English
    • українська
  • Увійти
Дивитися документ 
  • Головна
  • Патенти, авторські свідоцтва
  • Факультет інтелектуальних інформаційних технологій та автоматизації
  • Дивитися документ
  • Головна
  • Патенти, авторські свідоцтва
  • Факультет інтелектуальних інформаційних технологій та автоматизації
  • Дивитися документ
Сайт інституційного репозитарію ВНТУ містить роботи, матеріали та файли, які були розміщені докторантами, аспірантами та студентами Вінницького Національного Технічного Університету. Для розширення функцій сайту рекомендується увімкнути JavaScript.

Конвеєрний підсумовуючий пристрій

Автор
Мартинюк, Тетяна Борисівна
Кожем'яко, Андрій Вікторович
Балашов, Костянтин Анатолійович
Мороз, Ірина Віталіївна
Мартынюк, Татьяна Борисовна
Кожемьяко, Андрей Викторович
Мороз, Ирина Витальевна
Martyniuk, Tetiana Borysivna
Kozhemiako, Andrii Viktorovych
Moroz, Iryna Vitaliivna
Дата
2005-11-15
Metadata
Показати повну інформацію
Collections
  • Факультет інтелектуальних інформаційних технологій та автоматизації [330]
Анотації
Конвеєрний підсумовуючий пристрій містить n входів та n комірок, крім того, і-та комірка містить блок порівняння, суматор, вузол виділення загальної частини операндів, три регістри, D-тригер, мультиплексор і блок логічних елементів І. При цьому він містить у кожній комірці четвертий і п'ятий регістри, другий блок логічних елементів І, другий мультиплексор, елемент І, а n-та комірка містить лічильник, другий суматор, шостий і сьомий регістри, елемент АБО-НІ.
 
Предлагаемое конвейерное суммирующее устройство содержит несколько последовательно соединенных вычислительных ячеек. Каждая вычислительная ячейка содержит компаратор, сумматор, модуль для выделения общей части операндов, пять регистров, D-триггер, два мультиплексора и да логических элемента И. Последняя вычислительная ячейка дополнительно содержит счетчик, дополнительный сумматор, два дополнительных регистра и логический элемент ИЛИ-НЕ.
 
The proposed pipeline adding device contains several computing cells connected in series. Each cell contains a comparator, an adder, a module for isolating the common part of the operands, five registers, a D trigger, two multiplexers, and AND logic elements. The last cell additionally contains a counter, an additional adder, two additional registers, and an OR-NOT logic element.
 
URI:
http://ir.lib.vntu.edu.ua/handle/123456789/2331
Відкрити
10089.pdf (382.3Kb)

Інституційний репозиторій

ГоловнаПошукДовідкаКонтактиПро нас

Ресурси

JetIQСайт бібліотекиСайт університетаЕлектронний каталог ВНТУ

Перегляд

Всі архівиСпільноти та колекціїЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOIЦя колекціяЗа датою публікаціїАвторамиНазвамиТемамиТипВидавництвоМоваУДКISSNВидання, що міститьDOI

Мій обліковий запис

ВхідРеєстрація

Статистика

View Usage Statistics

ISSN 2413-6360 | Головна | Відправити відгук | Довідка | Контакти | Про нас
© 2016 Vinnytsia National Technical University | Extra plugins code by VNTU Linuxoids | Powered by DSpace
Працює за підтримки 
НТБ ВНТУ