| dc.contributor.author | Пєтух, А. М. | uk |
| dc.contributor.author | Майданюк, В. П. | uk |
| dc.contributor.author | Ольшевський, Є. Л. | uk |
| dc.date.accessioned | 2019-12-25T16:30:46Z | |
| dc.date.available | 2019-12-25T16:30:46Z | |
| dc.date.issued | 2000 | |
| dc.identifier.citation | Пєтух А. М. Архітектура і програмування 32-х розрядних мікропроцесорів [Текст] : навчальний посібник / А. М. Пєтух, В. П. Майданюк, Є. Л. Ольшевський. – Вінниця : ВДТУ, 2000. – 130 с. | uk |
| dc.identifier.uri | http://ir.lib.vntu.edu.ua//handle/123456789/28092 | |
| dc.description.abstract | У навчальному посібнику розглянуті процесори сімейства х86, а саме їх 32-розрядні нащадки (починаючи з 80386), приведено опис їхньої програмної моделі, режими роботи, система команд, відмінності. Відомості наведені в навчальному посібнику можуть використовуватись як при самостійній роботі студентів, так і при виконанні курсових і дипломних робіт. | uk |
| dc.language.iso | uk_UA | uk_UA |
| dc.publisher | Вінницький державний технічний університет | uk |
| dc.subject | процесор | uk |
| dc.subject | мікропроцесор | uk |
| dc.subject | програмна модель | uk |
| dc.subject | захищений режим | uk |
| dc.subject | регістр | uk |
| dc.subject | пам'ять | uk |
| dc.title | Архітектура і програмування 32-х розрядних мікропроцесорів | uk |
| dc.type | Tutorial | |
| dc.identifier.udc | 681.3.06 | |
