Високолінійні буфери й масштабатори напруги на біполярних транзисторах із низьким вхідним струмом

Abstract

Буферні пристрої і масштабатори напруги широко застосовуються в різноманітних аналого-цифрових системах, коли потрібно узгодити сигнал у вигляді напруги від малопотужного давача з навантаженням, яке споживає істотно більшу потужність. При цьому буфер напруги характеризується коефіцієнтом передачі напруги близьким до одиниці, а також повинен мати високий вхідний опір і достатну навантажувальну здатність. Масштабатори напруги на відміну від буферів напруги повинені додатково забезпечувати потрібний коефіцієнт передачі підсилення, який може бути істотно більшим за одиницю. Розглянуто схемотехнічні особливості трьох варіантів побудови ядер буферів напруги і масштабаторів напруги. Доведено, що вхідний струм зсуву нуля доці-льно зменшувати шляхом застосуванням у вхідних каскадах підсилювальних n-p-n і p-n-p транзисторів, а також складених транзис-торів Шиклаї. Статичні і динамічні характеристики буферів напруг і масштабаторів напруги повинні відповідати системним вимо-гам пристрою. До статичних характеристик треба віднести у першу чергу похибки передатної характеристики масштабу, зсуву нуля та лінійності. Динаміка цих пристроїв визначається АЧХ та перехідною характеристикою. Проаналізовано статичні і динаміч-ні характеристики шляхом комп'ютерного моделювання де показано, що похибки масштабу буферів напруг і масштабаторів напру-ги не перевищують значень 10 мкВ у діапазоні відповідного сигналу ±5 В, а похибки лінійності 300 нВ. Отримано перехідну харак-теристику яка свідчить, що швидкість наростання вихідної напруги буде не гірше 2000 В/мкс. Здійснено порівняння метрологічних характеристик буферів напруги і масштабаторів напруги у вигляді сукупності ядер і вихідних двотактних підсилювачів постійного струму. Доведено, що застосування цих підсилювачів дозволяє істотно (на 3-4 порядки) покращити навантажувальну здатність схем при збереженні рівня вхідного струму зсуву нуля, а також похибок масштабу і лінійності.

Буферные устройства и масштабаторы напряжения широко применяются в различных аналого-цифровых системах, когда нужно согласовать сигнал в виде напряжения от маломощного датчика с нагрузкой, потребляет существенно большую мощ-ность. При этом буфер напряжения характеризуется коэффициентом передачи напряжения близким к единице, а также должен иметь высокое входное сопротивление и достаточную нагрузочную способность. Масштабатором напряжения в отличие от буфе-ров напряжения должен дополнительно обеспечивать нужный коэффициент передачи усиления, который может быть существенно больше единицы. Рассмотрены схемотехнические особенности трех вариантов построения ядер буферов напряжения и масштаба-тором напряжения. Доказано, что входной ток смещения нуля целесообразно уменьшать путем применением во входных каскадах усилительных n-p-n и p-n-p транзисторов, а также составленных транзисторов Шиклаи. Статические и динамические характеристи-ки буферов напряжений и масштабатором напряжения должны соответствовать системным требованиям устройства. К статических характеристик следует отнести в первую очередь погрешности передаточной характеристики масштаба, смещения нуля и линейно-сти. Динамика этих устройств определяется АЧХ и переходной характеристикой. Проанализированы статические и динамические характеристики путем компьютерного моделирования где показано, что погрешности масштаба буферов напряжений и масштаба-тором напряжения не превышают значений 10 мкВ в диапазоне соответствующего сигнала ± 5 В, а погрешности линейности 300 нВ. Получено переходную характеристику которая гласит, что скорость нарастания выходного напряжения будет не хуже 2000 В/мкс. Проведено сравнение метрологических характеристик буферов напряжения и масштабатором напряжения в виде сово-купности ядер и выходных двухтактных усилителей постоянного тока. Доказано, что применение этих усилителей позволяет суще-ственно (на 3-4 порядка) улучшить нагрузочную способность схем при сохранении уровня входного тока смещения нуля, а также погрешностей масштаба и линейности.

Buffer devices and voltage scalers are widely used in various analog-digital systems, when it is necessary to match the signal in the form of voltage from a low-power sensor to a load, it consumes significantly more power. In this case, the voltage buffer is characterized by a voltage transfer coefficient close to unity, and must also have a high input resistance and sufficient load capacity. The voltage scaler, in contrast to voltage buffers, must additionally provide the necessary gain transfer ratio, which can be substantially more than one. The circuit design features of three variants of the construction of voltage buffer cores and voltage scaling are considered. It is proved that it is advisable to reduce the input zero bias current by using amplifying n-p-n and p-n-p transistors, as well as Shiclay transistors in the input stages. The static and dynamic characteristics of the voltage buffers and the voltage scaler must meet the system requirements of the device. The static characteristics should be attributed primarily to the error of the transfer characteristics of the scale, zero offset and linearity. The dynamics of these devices is determined by the frequency response and transient response. Static and dynamic characteristics are analyzed by computer simulation where it is shown that the scale errors of the voltage buffers and the voltage scaler do not exceed 10 μV in the range of the corre-sponding signal ± 5 V, and the linearity errors are 300 nV. A transient response was obtained which states that the slew rate of the output voltage will be no worse than 2000 V/μs. A comparison of the metrological characteristics of the voltage buffers and the voltage scaler in the form of a set of cores and output push-pull DC amplifiers. It is proved that the use of these amplifiers allows significantly (by 3-4 orders of magnitude) to improve the load capacity of the circuits while maintaining the level of the input zero bias current, as well as scale and lineari-ty errors.