Моделі форсуючих сигналів для прискореного порозрядного аналого-цифрового перетворення з ваговою надлишковістю

Abstract

Статтю присвячено аналізу моделей форсуючих сигналів для прискореного порозрядного аналого-цифрового перетворення з ваговою надлиш ковістю. Використання таких сигналів дозволяє значно прискорити процес врівноваження за рахунок компенсації динамічних похибок. Розглянуто моделі ф орсую чих сигналів для надлишкових позиційних систем числення типу (1,0) та (1,-1). Отримані аналітичні вирази є узагальненими й с справедливим як для звичайних НПСЧ, так і у випадку застосування вагової надлишковості на базі двійкових рядів

Статья посвящена анализу моделей форсирующих сигналов для ускоренного поразрядного аналого-цифрового преобразования с весовой избыточностью. Использование таких сигналов позволяет значительно ускорить процесс уравновешивания за счет компенсации динамических погрешностей. Рассмотрены модели форсирующих сигналов для избыточных позиционных систем исчисления типа (0,1) и (1,-1). Полученые аналитические выражения есть обобщенными и справедливыми как для обычных ИПСИ, так и в случае использования весовой избыточности на базе двоичных рядов.

The article is dedicated to models of forcing signals for fast bitwise analog A D conversion with weight superfluity. Using of the signals allows accelerating considerably balancing process due to com pensation of dynamic errors. The models of forcing signals for surplus positional notation of (0, 1) and (1,-1) types are examined. The equations that were obtained are common as for common surplus positional notation and for weight superfluity based on binary sets