Показати скорочену інформацію

dc.contributor.authorВолинець, Віктор Івановичuk
dc.contributor.authorВолынец, Виктор Ивановичru
dc.contributor.authorVolynets, Viktor Ivanovychen
dc.date.accessioned2018-06-14T06:40:27Z
dc.date.available2018-06-14T06:40:27Z
dc.date.issued2002-05-15
dc.identifier46339 A
dc.identifier.citationПат. 46339 A UA, МПК G06F 17/14. Пристрій для швидкого дійсного перетворення Хартлі-Фур'є [Текст] / В. І. Волинець (Україна). – № 2001064412 ; заявл. 23.06.2001 ; опубл. 15.05.2002, Бюл. № 5. – 6 с. : кресл.uk
dc.identifier.urihttp://ir.lib.vntu.edu.ua//handle/123456789/21945
dc.description.abstractПристрій для швидкого дійсного перетворення Хартлі-Фур'є містить блок синхронізації, блок постійної пам'яті, два лічильники адрес, два вхідні регістри, регістр, вихідний регістр, три комутатори, два помножувачі, суматор-віднімач і блок пам'яті. Додатково введені четвертий та п'ятий комутатори, інформаційні входи яких з'єднані з виходами першого та другого вхідних регістрів, виходи - з другими входами відповідно першого та другого помножувачів, а входи керування - із виходом блока синхронізації.uk
dc.description.abstractПредлагаемое устройство для быстрого преобразования Хартли-Фурье в реальном масштабе времени содержит устройство синхронизации, постоянное запоминающее устройство, два счетчика адреса, два регистра входных данных, промежуточный регистр, регистр выходных данных, три коммутатора, два умножителя, устройство суммирования и вычитания, оперативное запоминающее устройство. Дополнительно устройство содержит четвертый и пятый коммутаторы, информационные входы которых соединены с соответствующими выходами регистров входных данных, информационные выходы соединены с соответствующими входами умножителей, а управляющие входы соединены с выходом устройства синхронизации.ru
dc.description.abstractThe proposed device for fast real-time discrete Hartley-Fourier processing contains a timing unit, a read-only memory, two address counters, two input data registers, an intermediate register, an output data register, three switches, two data multipliers, a summing-subtracting unit, and random-access memory. The proposed device is supplemented with the third and the fifth switches. The information inputs of these switches are connected to the corresponding outputs of the input data registers, the information outputs are connected to the corresponding inputs of the data multipliers, and the control inputs are connected to the output of the timing unit.en
dc.language.isouk_UAuk_UA
dc.publisherДержавне підприємство "Український інститут промислової власності"(УКРПАТЕНТ)uk
dc.subjectG06F 17/14
dc.subjectG06F 15/00
dc.subjectцифрова обчислювальна технікаuk
dc.subjectцифрова обробка інформаціїuk
dc.subjectшвидке перетворення Хартлі-Фур'єuk
dc.titleПристрій для швидкого дійсного перетворення Хартлі-Фур'єuk
dc.typePatent


Файли в цьому документі

Thumbnail

Даний документ включений в наступну(і) колекцію(ї)

Показати скорочену інформацію